便攜式超聲探傷系統設計?

盧偉雄，曾松德，李懷勝，鐘清華

（華南師范大學物理與電信工程學院，廣州510006）

便攜式超聲探傷系統設計?

盧偉雄，曾松德，李懷勝，鐘清華

（華南師范大學物理與電信工程學院，廣州510006）

為克服傳統超聲探傷系統設計復雜以及電路調試困難等缺點，介紹了一種以Altera公司的Cyclone IIFPGA為處理核心的設計方案。利用NIOS II軟處理內核構建SOPC嵌入式系統，使用IP核技術，結合超聲傳感器實現探傷系統的軟硬件協同設計，靈活高效，有利于縮短設計迭代周期。實驗結果表明，該系統能夠實現數據實時采集和復雜算法處理，具有體積小、成本低和可靠性高等特點，能夠有效分析判斷缺陷的位置和特征。

超聲探傷；FPGA處理器；SOPC技術；IP核；實時采集；缺陷分析

1 引 言

超聲波檢測作為一種重要的無損檢測方法，通過將超聲波耦合到被檢測對象，并獲取其中的透射波、反射波，分析被測對象的內部結構，適用于產線質量監控、現用設備和關鍵零部件的缺陷分析［1］。目前，在便攜式超聲波探傷儀設計中，大多數以FPGA＋DSP或者FPGA＋ARM為核心，但DSP的串行指令執行方式，使探傷儀的工作速度和效率大打折扣；使用ARM嵌入式系統可開發友好的圖形用戶界面，但系統電路復雜，設計成本較高［2］。隨著可編程片上系統（System on a Programmable Chip， SOPC）日益成熟，在FPGA中構建嵌入式處理器內核，軟硬件協同設計，具有功耗低、體積小、成本低、可靠性高等優點，系統控制靈活，調試方便。

Altera公司提供的NIOS II軟處理內核，支持32位寬的指令和數據總線，通過存儲器拓展接口，可訪問片內和片外存儲器，以支持程序運行，非常適合網絡、數據處理等應用背景的嵌入式系統。利用NIOS II在FPGA上構建SOPC系統及相關接口，設計可靠的超聲波檢測電路，編寫系統功能IP核（Intellectual Property Code）及嵌入式處理程序，采用單核處理，靈活高效，適用于設計一種便攜式、低成本的超聲波探傷儀系統。

2 超聲波探傷儀總體架構

超聲波探傷儀的系統框圖如圖1所示。系統選用單晶體超聲波斜探頭BSN1540，中心頻率為5MHz，利用Altera公司生產的Cyclone II系列FPGA（EP2C8Q208CN）作為處理核心，通過配置NIOS II軟核，以及設計各功能IP核，完成發射電路驅動、接收電路控制、數據采集、數據處理分析、系統功能選擇、結果顯示及存儲等功能。系統充分利用FPGA的并行處理特性，結合其軟硬件協同設計的靈活性，簡化系統電路，減少外界干擾，提高系統的穩定性和可靠性。

3 超聲波檢測電路設計

3.1 超聲波發射驅動電路

系統探頭是一種單晶體超聲換能器，其前輻射面聲壓與激勵電壓的導數dU/dt成正比，因此盡量減少激勵脈沖的上升時間至關重要，常見的超聲換能器激勵信號［3］如圖2（a）所示。系統選用尖脈沖信號，其脈沖寬度窄，幅度高，能高效激勵換能器產生超聲波信號。針對激勵信號特點，系統設計一種非協調式發射驅動電路，如圖2（b）所示，適用于產生尖脈沖信號，沒有使用調諧元件，產生的超聲波頻率主要由換能器的中心頻率決定，以便適應不同頻帶范圍的探頭［4］。

圖1 超聲波探傷儀系統框圖

圖2 發射激勵信號及驅動電路

發射電路的高壓激勵源選用小型集成化高壓電源模塊，用于產生400V高壓。MOS管Q1（IRF840）作為高速開關，受控于FPGA產生的低壓窄脈沖觸發信號。觸發脈沖為低電平時，Q1截止，高壓源通過R1、D2對電容C1充電，使其兩端電壓差達到＋400V。觸發脈沖翻轉為高電平后，Q1導通，C1經過Q1、R2和D1放電，電容兩端電壓不能發生突變，D1輸出端電位轉變為－400V，激勵探頭產生超聲波信號。另外，可變電阻R2決定了電路的阻尼情況，影響發射信號的強度。電阻大，阻尼小，發射強度大，系統分辨率低，適用于分辨率要求不高的大厚度檢測；相反，則發射強度小，系統分辨率高，適用于分辨率要求高的近表面檢測。

3.2 超聲波接收電路

系統選用單晶體探頭，為避免高壓尖脈沖信號擊穿損壞后級接收電路，設計了一種帶RC并聯網絡的限幅保護電路，如圖3所示。在傳統并聯限幅電路中引入RC并聯網絡，既能抑制串擾的激勵信號，又能使接收電路與探頭之間實現最佳阻抗匹配，其轉折頻率為f0＝1/（2πR4C2），電容容抗為Xc＝1/（2πfC2）。設置系統的轉折頻率為5MHz，電容容抗為50Ω，當輸入信號頻率遠小于f0時，電路總阻抗等效為R4，此時能夠有效吸收發射激勵信號；當頻率接近f0時，總阻抗約等于XC，能夠最佳匹配探頭阻抗，拾取回波信號。為了達到更好的限幅保護效果，通過RC網絡后，由并聯限幅電路將輸入點電位限制在±0.7V，使得高壓信號被鉗位，微弱回波信號直接輸入后級處理。

超聲波在傳播中存在衰減，且被測對象厚度不同，回波信號有較大的動態范圍，這要求接收放大電路能實現自適應增益控制，提高系統靈敏度［5］。系統回波信號的頻率為探頭固有中心頻率，由于存在噪聲干擾，因此數據采集前需經過帶通濾波器拾取有效信號，具體的電路設計方案如圖4所示。

系統采用級聯自適應增益放大電路，前置同相增益放大器選用MAXIM公司的高速運放MAX4104ESA，固定增益41倍；配合TI公司的壓控增益放大器VCA810，利用D/A電路輸出增益控制電壓，增益范圍±40dB，實現自適應增益控制。系統應用MAX4104ESA設計二階有源帶通濾波器，其中心頻率為5MHz，帶寬為1.25MHz，能有效濾除回波噪聲，有效拾取回波信號。利用高速A/D采集數據，以便FPGA對回波信號進行分析處理。

圖3 限幅保護電路

圖4 后級接收處理電路

4 系統軟件設計與實現

根據超聲波探傷儀的系統特點，在FPGA上設計相應的功能IP核及相關接口，其中接口參數可調，系統更新迭代靈活。在NIOS II處理器中統一調度，實現超聲波發射控制、信號增益控制、數據采集分析、數據存儲及回波顯示等功能，具體的系統軟件設計如圖5所示，系統設計使用VHDL語言，應用軟件設計使用C語言。

4.1 窄脈沖發生器

超聲波探傷儀的發射觸發脈沖重復頻率一般在50Hz～2KHz之間，可以高達10KHz以上，提高重復頻率有利于提升探傷速度，但提高重復頻率卻受限于檢測距離。如果重復頻率過高，當回波信號聲程的時間大于觸發脈沖的周期時，容易出現發射波與回波混疊，導致檢測失敗。為了適應不同探傷材料、不同探傷厚度，系統基于FPGA設計了一個脈寬固定、重復頻率可控的窄脈沖發生器［6］。為匹配探頭中心頻率，窄脈沖的脈寬始終保持為200ns，初始化重復頻率為500Hz，用戶可通過功能鍵盤設置重復頻率，具體的觸發脈沖如圖6所示。

圖5 超聲波探傷系統軟件設計

圖6 可調重復頻率窄脈寬信號

4.2 數據采集處理

系統選用AD公司的50MHz高速A/D轉換器AD9283，采樣率10倍于超聲波信號的中心頻率，能夠很好的保留超聲波信號的信息，可無需低通濾波恢復，直接打印原始波形，進一步簡化系統電路［7］。系統根據聲速和聲程計算采樣點數，并將其寫入寄存器中，由NIOS II綜合調度A/D采集信號數據。每一輪采樣開始時，A/D控制模塊監聽片上系統的觸發信號，控制AD9283進行采樣，50MHz時鐘提供到AD9283的ENCODE端，在時鐘的下降沿，將A/D轉換結果寫入雙口RAM，實現信號數據高速采集存儲。

4.3 雙口RAM

雙口RAM具有兩套獨立的數據、地址和控制總線，可以對兩個端口進行同時讀寫，互不干擾。系統將采樣數據從一個端口寫入，由片上處理器從另一個端口讀出，實現數據高速存取，并且具有隨即存取的優點。由于大容量的高速雙口RAM價格相對較貴，因此系統利用Altera公司提供的雙口RAM IP核，在FPGA內部構建一個16K*8bit的雙口靜態RAM，訪問速度快，滿足系統對高速存儲的要求，而且降低系統成本［8］。

4.4 數據自適應平滑濾波

由于外界環境影響或者被測試件表面粗糙不平，回波信號會受到噪聲的干擾，數據存在奇異值。系統通過改進均值濾波器，實現數據自適應平滑濾波處理。在實際設計時，系統選用1*4的濾波窗口，計算窗口內數據的均值x－和方差δ，設定閾值為［x－－δ，x－＋δ］，對于落在這個區間的數據，默認為正常數據，否則使用均值代替該值，從而有效剔除窗口內奇異值對回波數據的影響。改進后的均值濾波算法可表示為：

4.5 探傷回波分析計算

系統通過數據高速采集存儲技術，保證回波信號的完整性，因此利用發射信號與接收信號的時間差可以準確地檢測出缺陷位置。假設每次發射信號與接收信號的時間差為Δt，超聲波在被測物體中的傳播速度為V，探頭入射點到裂紋的水平距離為P，回波聲程為S。如圖7所示，針對超聲波斜探頭，根據端點反射回波法，裂紋根部與頂端的端點回波聲程分別為S1和S2，探頭移動距離為L，入射角為β，垂直于表面的裂痕高度為H，試塊厚度為T。由式（2）可以分別計算出系統回波聲程S、裂紋的水平距離P和高度H。

圖7 裂紋探測原理圖

5 系統測試

為檢測系統性能，進行如下實驗測試：選用北極星辰公司提供的單晶體超聲波斜探頭BSN1540，中心頻率為5MHz，入射角為69.14度，K值為2.624；試件選用45號鋼，斜探頭橫波在其中的傳播速度為3230m/s；試件尺寸為20mm×20mm×10mm，底面用線切割加工出垂直表面的裂紋，裂紋寬度為0.3mm，高度為3mm。

測試時，在探頭和試塊表面涂敷甘油作為耦合劑，提高其耦合效果。移動探頭，當屏幕出現回波信號后，持續移動，直到回波信號消失，讀取這一過程中回波信號最強點（即裂紋根部）的聲程S1，刻度尺測量此時探頭與裂紋的水平距離P1；讀取回波信號消失前一時刻（裂紋頂端）的聲程S2及探頭與裂紋的水平距離P2；具體試驗數據如表1所示。

圖8 系統測試示意圖

表1 系統測試結果

6 結束語

超聲波探傷儀采用FPGA單核心處理器，使用較高性能的Nios II軟核，構建完善的SOPC嵌入式系統，有利于實現系統小型化。系統使用IP核技術，極大地提高了設計靈活性，縮短了設計迭代周期，使得整個開發過程高效可控，方便對產品進行修改或添加新功能，延長了產品的生命周期。測試結果表明，系統能夠實時準確的提取超聲波回波信號，有效分析判斷出缺陷的位置和特征。

［1］ Martin，R.Nat.Nondestructive Testing Centre，Harwell，Didcot，UK.Portable digital NDT instrumentation［J］.Recent Developments in Digital NDT Equipment Design，1988：1－2.

［2］ 金偉，周西峰，郭前崗.基于FPGA的便攜式超聲波探傷儀設計［J］.電子測量技術，2009（9）：107－110.

Jin W，Zhou X F，Guo Q G.Design of portable ultrasonic flaw detector based on FPGA［J］.Electronic Measurement Technology，2009（9）：107－110.

［3］ 游江通，劉松平，宋秀榮.一種新穎的寬帶窄脈沖超聲波發生電路［J］.航空制造技術，2004（4）：88－91.

You JT，Liu S P，Song X R.A novel circuit to generate the broadband narrow pulse ultrasonic［J］.Aeronautical Manufacturing Technology，2004（4）：88－91.

［4］ 王曉蕊，張曉青，賈三山.超聲波探傷發射電路及參數分析［J］.儀表技術與傳感器，2012（9）：30－32.

Wang X R，Zhang X Q，Jia S S.Transmission circuit and parameter analysis for ultrasonic flaw detector［J］.Instrument Technique and Sensor，2012（9）：30－32.

［5］ 宋光德，胡宏波，梁磊.一種基于FPGA的A超數字式探傷系統的研究［J］.電子技術應用，2003，（10）：29－30.

Song G D，Hu H B，Liang L.A system research of A－mode digital flaw detection［J］.Electronic Technology Applications，2003（10）：29－30.

［6］ Dingguo Xiao，Bo Yang，Qinxue Pan，et al.Measurement of characteristic parameters of ultrasonic flaw detectors［J］.Mechatronics and Automation（ICMA），2012：641－646.

［7］ Tao Lin，Zhou Zhenguo.The implementation of 100MHz data acquisition based on FPGA［J］.System－on－Chip for Real－Time Applications，2003：287－291.

［8］ 張凱華，任勇峰，賈興中.基于FPGA的高速數據存儲系統優化設計［J］.電子技術應用，2014（9）：37－40.

Zhang K H，Ren Y F，Jia X Z.Optimization design ofhigh speed data storage system based on FPGA［J］.Electronic Technology Applications，2014（9）：37－40.

Design of Portable Ultrasonic Flaw Detection System

Lu Weixiong，Zeng Songde，Li Huaisheng，Zhong Qinghua
（School of Physics and Telecommunication Engineering，South China Normal University，Guangzhou 510006，China）

In order to overcome the disadvantages of traditional related design such as complicity of circuit and shortcomings of debugging，a new design method of ultrasonic flaw detector based on the Altera＇s Cyclone IIFPGA is proposed.IP code and the SOPC，composed of NIOS IIprocessor，conducive tomake the system efficient and shorten the design cycle，are used to achieve the collaborative design of hardware and software with ultrasonic sensor.The experiments show that the system can realize the real－time data acquisition and the complex algorithms，has the feature of small size，low cost and high reliability and so on and can effectively analyze the position and characteristics of flaw aswell.

Ultrasonic flaw detection；FPGA；SOPC；IP code；Real－time data acquisition；Flaw analysis

10.3969/j.issn.1002－2279.2015.05.024

TP277

A

1002－2279（2015）05－0092－05

廣東省教育部產學研合作基金（2012B091100062）；廣東省自然科學基金（S2011040003189）

盧偉雄（1989－），男，廣東省汕頭市人，碩士研究生，主研方向：智能儀器與系統。

2015－03－04