DFT 類IC的多SITE高效測試研究

孫愷凡

（中國電子科技集團公司第58研究所，江蘇 無錫 214035）

?

DFT 類IC的多SITE高效測試研究

孫愷凡

（中國電子科技集團公司第58研究所，江蘇 無錫 214035）

摘 要：介紹了多SITE的測試技術，實現了對DFT類電路的SCAN測試。詳細討論了DFT類電路的硬件和軟件設計過程及測試難點，針對測試過程中可能會遇到的信號干擾問題給出解決方法并得到良好的效果。多SITE測試大幅度提高了測試效率，減少了測試成本。

關鍵詞：DFT；多SITE；測試效率

1　引言

隨著科技的進步，社會的發展，電路集成度越來越高，ROM、RAM類電路在IC產品中的比重越來越大，要完成一顆電路的測試所需要的時間和人力也越來越多。為了節省測試時間，其中一個方法就是提高電路本身的可測試性。現如今進入超大規模集成電路時代，可測試性設計（Design for Test，簡稱DFT）成為電路和芯片設計中的重要環節。它在芯片最初設計時插入可觀測性和可控制性的硬件邏輯以提高芯片的可測試性。同樣，對于大批量的半導體產品測試來說，減少測試時間就是較少測試成本，所以DFT類IC多SITE并行測試應運而生。

2　硬件設計

本文搭建了一套完整的測試平臺，包括計算機、自動測試系統、DUT、探針卡和探針臺。如圖1所示。

圖1 測試平臺示意圖

2.1自動測試系統

不同的測試系統所擁有的資源數不同，在調試之前要選擇好資源數合適的系統。本文選取的系統為TR-6836系統。TR-6836S系統是一款33 MHz的邏輯IC測試系統，它能夠處理執行功能性向量測試及直流參數測試。TR-6836S擁有1塊DPS板、2塊PEB板、1塊BPMU板，其中DPS板可以提供4個電源，1塊PEB板可以提供64個通道，BPMU板可以提供8個電源。……