一種基于光纖數(shù)據(jù)傳輸?shù)亩喟蹇ㄜ浖绦驘龑懠夹g

劉 翔 袁子喬 張遠安

(西安電子工程研究所西安710100)

信號數(shù)據(jù)處理

一種基于光纖數(shù)據(jù)傳輸?shù)亩喟蹇ㄜ浖绦驘龑懠夹g

劉 翔 袁子喬 張遠安

(西安電子工程研究所西安710100)

大型相控陣雷達信號處理中，雷達前端AD采樣板數(shù)量較多，AD采樣板內(nèi)FPGA和DSP軟件程序需要修改和更新時，需要對每塊AD采樣板進行程序燒寫，增加了系統(tǒng)調(diào)試時間和調(diào)試復雜度。本文介紹了利用多根光纖將需要更新的FPGA和DSP程序上傳至前端AD采樣板，在板卡內(nèi)完成程序燒寫，較大程度節(jié)省了調(diào)試時間和簡化了調(diào)試復雜度。

光纖數(shù)據(jù)傳輸;多板卡;軟件程序燒寫

0 引 言

隨著大型相控陣雷達的發(fā)展和上千陣元雷達的出現(xiàn)［1］，在雷達信號處理中的數(shù)字接收單元的板卡數(shù)量不斷增加，板卡結(jié)構相同并使用相同的FPGA和DSP軟件程序，在傳統(tǒng)的雷達調(diào)試中，AD采樣板的軟件程序經(jīng)常需要修改和更新，當軟件程序修改和更新時，需要對多塊板卡逐塊進行程序燒寫，通常燒寫一塊板卡的FPGA程序需要十幾到二十分鐘，燒寫DSP程序需要5分鐘左右，因此對多板卡進行軟件程序更新時，需要更長的程序燒寫時間，增加了調(diào)試難度和復雜度。

本文介紹了一種基于光纖數(shù)據(jù)傳輸實現(xiàn)的多板卡軟件程序燒寫技術，多塊AD采樣板通過光纖對接光纖處理板，光纖處理板通過光纖將需要更新的FPGA和DSP程序同時傳遞給多塊AD采樣板，AD采樣板將上傳的程序燒寫至FPGA或DSP外掛的FLASH中［2－3］，實現(xiàn)同時對多塊板卡FPGA和DSP軟件程序的燒寫，較大程度減少了調(diào)試時間和簡化了調(diào)試復雜度。

1 多板卡軟件程序燒寫系統(tǒng)設計

圖1為多板卡軟件程序燒寫的系統(tǒng)框圖。在雷達信號處理前端設計中，由多塊AD采樣板和光纖處理板組成，AD采樣板對接收的中頻回波信號進行AD采樣、數(shù)字下變頻、通道校正處理，將處理后的數(shù)據(jù)通過光纖下傳至光纖處理板，在光纖處理板中完成數(shù)字波束形成、脈沖壓縮、目標檢測等功能。

多板卡軟件程序燒寫系統(tǒng)的設計基于原有工程架構，在實現(xiàn)雷達功能的前提下，增加此程序燒寫功能。當AD采樣板需要進行程序更新時，光纖處理板將新的程序通過多根光纖同時發(fā)送至多塊AD采樣板，每塊AD采樣板利用板上自有程序，將FPGA或DSP程序?qū)懭雽腇LASH中，完成程序更新。

圖1 多板卡FPGA程序遠程燒寫的系統(tǒng)框圖

圖2為AD采樣板程序更新的數(shù)據(jù)流。在光纖處理板內(nèi)，利用DSP將需要更新的程序讀至SDRAM中，DSP利用EMIF接口將數(shù)據(jù)傳給光纖處理板的FPGA中，F(xiàn)PGA利用光纖發(fā)送至AD采樣板FPGA緩存中，AD采樣板DSP將更新的數(shù)據(jù)讀至外掛的SDRAM中，當需要更新的數(shù)據(jù)全部緩存至SDRAM中時，DSP開始將數(shù)據(jù)分塊寫入DSP外掛的39VF040存儲器中或通過FPGA將FPGA更新程序?qū)懭隭CF128X存儲器中，完成寫操作后進行校驗，正確無誤后，系統(tǒng)重新上電，新的程序即可工作。

2 多板卡軟件程序燒寫實現(xiàn)過程

2.1 RocketIO簡介

圖2 AD采樣板在線程序更新數(shù)據(jù)流

RocketIO是Xilinx在Virtex2 pro以上系列中集成的專有高速串行收發(fā)器。典型的RocketIO收發(fā)器結(jié)構［4］如下圖所示，由物理編碼層(PCS)和物理媒介層(PMA)構成。PCS主要由周期冗余檢測CRC(CRC－Cycle Redundancy Check)、8B/10B編碼器、發(fā)送FIFO、8B/10B解碼器、用于實現(xiàn)通道綁定和時鐘修正的彈性緩沖器等核心部分構成。PMA主要包括串并轉(zhuǎn)換器、差分接收器、發(fā)送時鐘生成電路、接收時鐘恢復電路等。發(fā)送端按照一定的計算規(guī)則產(chǎn)生的CRC校驗碼插入到預發(fā)送的并行數(shù)據(jù)中，經(jīng)過8B/10B編碼(8B/10B編碼模塊可根據(jù)需要選擇)，寫入發(fā)送FIFO，然后將其轉(zhuǎn)換成差分數(shù)據(jù)發(fā)送出去。

接收端通過接收器接收串行差分數(shù)據(jù)，在時鐘數(shù)據(jù)恢復(CDR)電路的作用下，從串行數(shù)據(jù)流中恢復出時鐘信號，該時鐘信號用于串并轉(zhuǎn)換，在comma檢測和對齊模塊的作用下，將數(shù)據(jù)對齊并進行串并轉(zhuǎn)換，輸出的并行數(shù)據(jù)經(jīng)過8B/10B解碼(可根據(jù)需要選擇，與發(fā)送端選擇一致)，依據(jù)需要用彈性緩沖器實現(xiàn)通道綁定和時鐘修正，經(jīng)過CRC模塊校驗后并行輸出。

圖3 V6 FPGA GTX收發(fā)器原理框圖

2.2 FPGA程序燒寫實現(xiàn)

下面詳細介紹FPGA程序的燒寫實現(xiàn)過程。

步驟一:

當AD采樣板FPGA程序需要更新時，使用Xilinx自帶工具IMPACT［5］將新生成的.bit文件轉(zhuǎn)化為能夠燒入 Flash的.bin文件，此文件大小為0x53638C*8bit(根據(jù)選取FPGA型號的不同，此文件大小會有不同)。

步驟二:

在光纖處理板中，首先利用DSP將此bin文件數(shù)據(jù)從電腦上打開并以二進制形式存入外掛SDRAM中。然后DSP需要將此bin文件數(shù)據(jù)通過EMIF接口寫入FPGA。由于bin文件較大，F(xiàn)PGA內(nèi)部FIFO容量有限，需要將bin文件分成多塊，每塊大小為0x200*32bit，分多次寫入FPGA的FIFO中。在單次傳數(shù)中，F(xiàn)PGA收到上傳的bin文件數(shù)據(jù)將其緩存在FIFO中。上述操作過程均在光纖處理板中完成。

步驟三:

1塊光纖處理板上FPGA通過多路Rocket IO與多塊AD采樣板上FPGA相連，此時光纖處理板將FPGA收到的bin文件通過多路Rocket IO傳至多塊AD采樣板FPGA內(nèi)。AD采樣板FPGA收到數(shù)據(jù)后緩存至其FIFO中，板上DSP通過EDMA接口將FPGA FIFO中的數(shù)據(jù)讀出，并存入其SDRAM的相應地址上。經(jīng)過分塊多次上傳bin文件，可以將整個bin文件從光纖處理板中DSP的SDRAM中傳遞到多塊AD采樣板DSP的SDRAM中，此時AD采樣板會通過bin文件的起始和結(jié)束標志判斷收到的數(shù)據(jù)是否正確，正確則執(zhí)行步驟四，不正確則告知光纖處理板重新傳數(shù)，重復步驟二、三。

步驟四:

AD采樣板FPGA專用FLASH芯片Xcf128x，容量為128Mbit，共有128個Block存儲塊(每塊大小為1Mbit)，對FLASH進行讀寫操作時均以Block為單位進行操作。存入此 bin文件，需要42個Block。DSP將SDRAM中的bin文件分成42塊，通過EMIF接口寫入FPGA中的相應地址。FPGA與FLASH通過異步接口相連，我們將DSP和FPGA接口的讀寫使能、數(shù)據(jù)和地址，與 FPGA和FLASH接口的相應信號對接起來，相當于DSP直接讀寫FPGA外掛的FLASH。對FLASH的每個Block進行解鎖，擦除，將相應的bin文件寫到對應地址的Block上，講寫入的數(shù)據(jù)讀出進行校驗，當操作完42個Block，且讀出數(shù)據(jù)與寫入數(shù)據(jù)一致時，即完成了對AD采樣板FPGA外掛FLASH中bin文件的更新。由于此過程是在多塊AD采樣板上同時進行的，因此1塊光纖處理板通過多路Rocket IO完成多塊AD采樣板FPGA程序的更新，整個更新過程大約需要10分鐘。

步驟五:

將整個系統(tǒng)關電，重新加電后，多塊AD采樣板即會將更新后的FPGA程序從FLASH中加載到FPGA。

2.3 DSP程序燒寫實現(xiàn)

當AD采樣板DSP程序需要更新時，DSP程序編譯完成，根據(jù)程序占用的大小，利用rom.bat執(zhí)行程序生成需要燒寫的.bix文件，以此項目為例，生成boot1.bix和boot2.bix［6］文件，文件大小為都為64K*8bit。與燒寫FPGA程序類似，將其步驟介紹如下。

步驟一:

在光纖處理板中將boot1.bix、boot2.bix文件讀入DSP中，數(shù)據(jù)全部緩存至DSP外掛的SDRAM中。然后將文件分塊，每塊大小為0x200*32bit，通過FPGA的光纖上傳至AD采樣板上的FPGA FIFO的緩存中。

步驟二:

AD采樣板上的DSP通過EMIF接口將緩存至FPGA FIFO中的數(shù)據(jù)讀入DSP中，并存入AD采樣板DSP外掛的SDRAM中，經(jīng)過多次傳數(shù)后，數(shù)據(jù)全部緩存至SDRAM。此時AD采樣板會通過bix文件的起始和結(jié)束標志判斷收到的數(shù)據(jù)是否正確，正確則執(zhí)行步驟三，不正確則告知光纖處理板重新傳數(shù)，重復步驟二。

步驟三:

利用DSP直接操作外掛的FLASH 39VF040，對扇區(qū)進行擦除，再將程序?qū)懭胂鄳恢茫梢暂^快速的完成程序燒寫。此燒寫過程耗時約5分鐘。

步驟四:系統(tǒng)重新上電，新的程序即可正常工作。

3 結(jié)束語

本文介紹了一種基于光纖數(shù)據(jù)傳輸實現(xiàn)的多板卡軟件程序燒寫技術，多塊AD采樣板通過光纖對接光纖處理板，光纖處理板通過光纖將需要更新的FPGA或DSP軟件程序同時傳遞給多塊AD采樣板，AD采樣板將上傳的程序燒寫至FPGA外掛的FLASH中或DSP外掛的FLASH中，實現(xiàn)同時對多塊板卡軟件程序的燒寫。

社，2009.

［2］Xilinx Inc.Platform Flash XL High－Density Configuration and Storage Device［M］. USA: Xilinx Inc，2010.

［3］Texas Instruments Inc.TMS320C6000 DSP Peripherals Overview［M］.USA:Texas Instruments Inc，2009.

［4］Xilinx Inc.Virtex－6 FPGA GTX Transceivers［M］.USA:Xilinx Inc，2010.

［5］Xilinx Inc.Platform Flash XL Configuration and Storage Device［M］.USA:Xilinx Inc，2009.

［6］Texas Instruments Inc.TMS320C6414，TMS320C6415，TMS320C6416 FIXED－POINT DIGITAL SIGNAL PROCESSORS ［M］. USA: Texas Instruments Inc，2005.

［1］張廣義.相控陣雷達原理［M］.北京:國防工業(yè)出版

A Multi－board Software Program Writing Technique Based on Optical－fiber Data Transfer

Liu Xiang，Yuan Ziqiao，Zhang Yuanan
(Xi’an Electronic Engineering Research Institute，Xi’an 710100)

In large phased array radar signal processing，there is large number of radar front－end AD sampling board.When FPGA and DSP software programs need to be modified and updated，program on each AD sample board needs to be written，this will increase debugging time and complexity of system debugging.A technique of using multiple pieces of optical fiber to upload the FPGA and DSP program needed to be upgraded to front－end AD sampling board，on which the program writing is accomplished.Using this technique can save debugging time and simplify the debugging complexity greatly.

optical－fiber data transfer;multi－board;software program writing

TN952

A

1008-8652(2016)04-047-04

2016-03-08

劉 翔(1987－)，男，碩士研究生。主要研究方向為陣列信號處理。