利用Allegro實現萬兆子卡的高速電路設計

詹 萌，胡春暉

（1.武漢郵電科學研究院 湖北 武漢430074；2.武漢烽火網絡有限責任公司　湖北 武漢430074）

利用Allegro實現萬兆子卡的高速電路設計

詹 萌1，2，胡春暉2

（1.武漢郵電科學研究院 湖北 武漢430074；2.武漢烽火網絡有限責任公司湖北 武漢430074）

為了滿足日益增長的網絡需求，設計了一款用于萬兆以太網中高端路由器的光接口子卡，介紹了該子卡的硬件架構，使用的主要芯片及其能完成的功能。針對高速系統中存在的信號完整性的問題，提出了差分線對這一有效可靠的布線方式，重點說明了差分線對的布線準則、設置方法以及其需要注意的問題。采用Cadence公司的Allegro軟件，以子卡上的SFP+接口信號為例，闡明了差分信號在PCB中的實現。最終通過各項測試，得以投入生產。

高速電路；萬兆子卡；差分線對；Allegro

隨著網絡技術和信息技術的高速發展，信息的交換速率和傳輸容量也在不斷提升，從以前10 Mbps、100 Mbps、1 000 Mbps到現在10 Gbps。以太網速率不斷提升的同時，光通信已發展成為現代信息的主要傳輸手段，而負責連接不同網絡的路由器為滿足當今的數據傳輸需求，不僅擁有傳統的網絡接口，更增加了光模塊。不同速率的以太網相對應使用的光模塊也不同，而本10 GbE子卡采用的是SFP+模塊。SFP+（10 Gigabit Small Form Factor Pluggable）光纖模塊，是一種可熱插拔的，獨立于通信協議的光學收發器，通常傳輸光的波長是850 nm，1 310 nm或1 550 nm，可以用于10 Gbps的SONET/ SDH，光纖通道，萬兆以太網中。相對之前的SFP或XFP，SFP+擁有更高的光模塊密度及更低的成本，因而是10 Gbps光收發器的最佳選擇。本文討論了四口萬兆子卡的硬件架構，主要芯片及其可以實現的功能，重點以SFP+接口部分的差分信號為例，介紹了在高速電路中高速信號的走線及阻抗控制。

1　　硬件設計

1.1系統整體架構

四口萬兆子卡是高端路由器的一塊接口子卡。發送數據時，先由母卡上的MAC交換芯片完成數據轉發，再通過XAUI接口發送高速差分信號到萬兆PHY芯片，經過處理后送入通過SFI接口送入SFP+光模塊再向上級設備輸入，接收數據過程則正好相反。子卡支持同步以太網，支持LAN/WAN模式，同時提供2或4個10GBase-R/W萬兆以太網接口。整體架構如圖1所示。

圖1　系統整體硬件架構

1.2萬兆PHY電路（主要芯片）

萬兆PHY電路的主要功能是完成XAUI和SFI之間的轉換，XAUI總線適用于PHY芯片及母板交換芯片之間的數據傳輸，SFI總線則用于PHY模塊和光模塊間的數據傳輸。

本子卡采用使用兩片 Broadcom公司的 BCM84728，BCM84728是一款雙通道SFI-to-XAUI的芯片，集成了能夠減小多模光纖散射效應的EDC電路，提供4路10Gb/S的PHY通道。采用19 mm*19 mm，324-pin Rosh的BGA封裝。

整體接口框圖如圖2所示。

圖2　PHY芯片接口框圖

單片BCM84728可以實現以下功能：

1）XAUI可以靈活的配置成 1.0Gbps/10 Gbps XAUI/ HiGig2接口，通過AIRMAX高速連接器連接到母卡上面。

2）提供1對MDC/MDIO接口，母卡利用此接口通過連接器對PHY芯片進行配置。

3）提供2個SFI接口與2個SFP+模塊相連。

4）母卡通過連接器給 BCM84728提供復位信號，BCM84728通過連接器給母卡提供中斷信號。

2　　差分線對在本設計中的實現

通常的電路板使用的是單端信號線，它的接收信號等于信號與電源或地間的差值，這樣一來，信號上的噪聲就不能有效的被消除。由于子卡的速率超過了10 Gbps，如果使用單端信號線，會受到各種噪聲源的影響從而破壞系統的信號完整性。而差分線對是使收到的信號等于兩個互補并且彼此互為參考的信號之間的差值，能極大地降低信號的電氣噪聲干擾。因而在高速電路設計中，一般使用差分線對來傳輸數據。

Allegro是Cadence公司推出的先進 PCB設計布線工具，它提供了良好且交互的工作接口和強大完善的功能，和它前端產品Cadence、OrCAD、Capture的結合，為當前高速、高密度、多層的復雜 PCB設計布線提供了最完美的解決方案［1］。

2.1差分線對

差分線對是指一對存在耦合的傳輸線。差分信號的傳輸是利用兩個輸出驅動來驅動差分線對，一根攜帶信號，另一根攜帶它的互補信號。我們需要的就是差分線對間的電壓差，它攜帶著要傳輸的信息［2］。

在實際進行PCB布線時，差分走線的基本要求是等長和等距。

等長是為了確保兩根線上的差分信號的極性時刻相反，保證每個信號的傳輸時延相同，減少共模分量。在高速線路中，一般要求的等長匹配±10 mils之內［3］。等距，即要求走線平行，則是為了使差分線對間的距離相等，從而保證差分線對差分阻抗全程都不會改變，減少反射［3］。

2.2差分線對的設置

以SFP+接口信號SG0_TXP/N為例，步驟如下：

1）創建差分對對象

在Allegro中，執行Logic-assign Diff pair菜單命令，選擇建立差分對的信號TXP、TXN并命名為SG0_TX。

2）創建電氣約束。

①在Electrical Constraint Set文件夾下的Routing工作表中選擇Differential Pair，如圖所示，在約束管理器中顯示出Differential Pair工作表。

②選擇設計port，單擊右鍵并從快捷菜單中選擇Ceate-Electrical Cset命令。彈出Ceate Electrical Cset窗口，輸入diff100并點擊OK，如圖3所示。

圖3　創建電氣約束

3）定義電氣約束

①選擇diff100的Primary Gap網絡表，單擊右鍵并從快捷菜單中選擇Change命令，彈出的對話框中選擇calculator。使用這個計數器可以幫助計算差分線間的距離和線寬，求出理想的差分阻抗。

傳輸線的特征阻抗是傳輸線的一個重要指標，不同的條件有不同的計算方法，針對母板設計的實際情況，可近似歸納成strilpline和Microstrip兩類。

對于微波帶狀線（strilpline），特征阻抗：

Z_O=60/√εγ In 4h/（0.67πω（0.8+t/ω））Ω

對于微帶線（Microstrip），特征阻抗：

Z_O=87/√（εγ+1.41）In 5.98h/（0.8ω+4）Ω

其中εγ為PCB板的介電常數。

②在 Differential Calculator窗口，設置 Layer Name為TOP，選擇Primary Gap作為重新計算的目標。根據信號對SG0_TXP/N的阻抗要求來計算差分對的線寬、線距，如圖4所示。

圖4　線寬線距計算

4）根據計算結果，定義差分對SG0_TXP/N電氣約束條件:

主要線寬/線間距:6.5 mil/9 mil；線最小間距：6 mil；差分線對不允許的非耦合線長：100 mil；差分線對Primary Gap允許的最大誤差值：0.1 mil。

5）將diff100設置應用于SG0_TXP/N差分線對上。

在Constraint Manager中選擇diff單擊鼠標右鍵并選擇Constraint Set References命令，在彈出的對話框中選擇diff pair并將所有的SG差分對移到右邊窗口，點擊OK確定，如圖5所示。

圖5　運用設置規則

6）布線

Allegro PCB擁有完善的Constraint設定，在按要求設定好布線規則后，在布線時只要不違反 DRC就可以達到這些要求，可以選擇自動布線或手動布線。如果違反了約束規則，將在 Constraint Manager上以紅色標記或者在 Allegro PCB Editor的DRC上標記出來。

然而自動布線會因為電路板的引腳分布、器件布局等原因，導致生成地差分線對在多數情況下都不會是完全等長。因此，為了減少差分線對的阻抗不連續點，一般選擇手動繞線。

3　　結束語

除了等長等距以外，差分線對的布線還需要注意以下規則：1）帶狀線應保證有兩層完整的地參考平面，微帶線應保證有完整的地參考平面。

2）走線應該盡量短，并且過孔的數量不超過兩對。

3）滿足L＞4w且L＞3d原則，其中L表示差分線對和其他信號的間距，w表示差分線對的線寬，d表示差分線對的間距。

文中以光模塊接口信號為例，詳細描述了使用Allegro完成對差分線對的設置及應用，盡可能的避免了由傳輸線效應引起的串擾、反射及時延等問題，保證了高速電路的信號完整性。雖然在此同時也增加了對設計的要求和難度，但也從另外一方面說明，高速線路PCB的設計，不僅僅需要掌握各種芯片接口及傳輸線的理論知識，更需要在不斷地遇到問題解決問題的過程中積累經驗并加以總結，這樣才能夠取得滿意的效果。

通過PCB設計，PCB制版并完成元件焊接后，該子卡做出成品，通過了各項測試，驗證了該卡的實際參數滿足設計需要。參考文獻：

［1］王劍宇.高速電路設計實踐［M］.北京：電子工業出版社，2010.

［2］邱劍.差分線對的PCB設計要點［J］.通信技術，2010，43（6）:221-223.DOI:10.3969/j.issn.1002-0802.2010.06.076.

［3］趙志超.高速差分傳輸線模型的分析與設計［D］.西安：西安電子科技大學，2012.

［4］賈凱賓.高速數字PCB互連設計信號完整性研究［D］.南京：南京理工大學，2008.

［5］楊章平.高速PCB設計中的信號完整性分析研究［D］.成都：電子科技大學，2014.

［6］鞏稼民，侯斌，楊祎.高速差分傳輸線的設計［J］.西安郵電大學學報，2015，20（2）：41-46.

［7］王延輝，謝锘.差分線對在高速PCB設計中的應用［J］.無線電通信技術，2005，31（6）:29-31.

The implement of high_speed circuit design in the 10GbE subcard by Allegro

ZHAN Meng1，2，HU Chun-hui2
（1.Wuhan Research Institute of Post and Telecommunications，Wuhan 430074，China；2.Wuhan Fiberhome Network Co.，Ltd.，Wuhan 430074，China）

In order to meet the growing demand of the network，a subcard in the 10Gigabit Ethernet high-end router is designed，then introduce the hardware architecture of it，the chip it used and its function.Aiming at the problems of signal integrity in the high speed system，the thesis proposes the differential pair which is an effective and reliable wiring way in the high speed system，puts the emphasis on the routing recommendation、setting methods and the roblems of attention while using differential pair.Using Allegro software，setting the SFP+interface as an example，illustrates the implementation of differential signal in PCB.Finally the subcard goes through the tests，and is put into production.

high_speed circuit；10GbE subcard；differential pair；Allegro

TN914

A

1674－6236（2016）14-0178-03

2015-07-02稿件編號：201507016

詹 萌（1991—），女，湖北武漢人，碩士研究生。研究方向：光通信系統。