厚膜混合微電子芯片共晶焊工藝研究

李　波，夏俊生，李壽勝

(北方通用電子集團有限公司214所 微電子部，安徽 蚌埠 233042)

?

厚膜混合微電子芯片共晶焊工藝研究

李波，夏俊生，李壽勝

(北方通用電子集團有限公司214所 微電子部，安徽 蚌埠 233042)

為滿足散熱和封裝內部氣氛控制要求，厚膜混合微電子多采用芯片共晶焊工藝。采用分組試驗的方法，通過內部氣氛檢測、X射線照相等試驗手段，得到了共晶焊工藝中的關鍵工藝方案。

厚膜混合微電子；共晶焊；內部氣氛檢測；X射線照相；工藝方案

高功率和高可靠性是厚膜混合微電子電路的2個重要發展方向，高功率電路要求功率器件粘接達到較低熱阻，而以某“航天專項工程電子元器件標準要求”為代表的高可靠標準，則要求在125 ℃、1 000 h的穩態壽命試驗后，空腔內部主要氣氛指標要達到氮氣含量≥98%、水汽含量≤3 000 mg/L、氧氣含量≤2 000 mg/L以及二氧化碳含量≤2 000 mg/L。這2個方向決定了應采用共晶焊工藝替代傳統的環氧樹脂粘接工藝。

對于2種或2種以上金屬構成的二元或多元合金(通常是二元或三元)，其單種金屬的熔點可能很高，但不同金屬按一定比例配比所形成合金的熔點卻可以明顯降低，這時的合金則稱為共晶合金[1]，利用共晶合金將多個裸芯片焊接到同一個厚膜混合電路基板上，稱為多芯片共晶。對共晶焊可靠性驗證最常見的方式是通過X射線照相檢查，檢查芯片底部未焊接面積與芯片面積的比值，稱為空洞率檢查，常規電路空洞率一般要求<50%，某“航天專項工程電子元器件標準要求”則要求<25%。

共晶焊一般按照助焊劑的添加，分為有助焊劑共晶焊和無助焊劑共晶焊，下述將對這2方面進行工藝可靠性研究。

1　有助焊劑共晶焊工藝研究

1.1有助焊劑共晶焊試驗

有助焊劑方式共晶焊的工藝特點是在厚膜基板焊接區加上帶有助焊劑的焊料片后，貼放電路芯片，通過回流或再流等方法完成焊接，最后完成助焊劑清洗。組裝電路在經過125 ℃、1 000 h的穩態壽命試驗后，內部氣氛檢測，二氧化碳含量較同結構、篩選和試驗條件下的環氧樹脂粘接工藝有顯著下降，滿足二氧化碳含量≤2 000 mg/L的要求，但水汽含量不滿足3 000 mg/L的要求(針對某電路主要氣氛檢測指標對比見表1)。

表1　環氧粘接、有助焊劑共晶芯片空腔內部水汽含量對比表

1.2有助焊劑共晶焊試驗分析

金屬焊接替代環氧樹脂粘接有效地降低了二氧化碳的含量，主要得益于禁用了含碳有機高分子材料，焊接電路內部氣氛水汽含量較高，主要緣于空洞率高及焊接致密度低，通過X射線照相檢查，此工藝空洞率一般>50%(見圖1a)，通過機械方法剝離芯片，高倍放大，可見焊接面有較大的焊接空洞及孔洞(見圖1b)，電路內部的空洞及孔洞殘留了較多水汽，并在長時間高溫老煉、壽命試驗等過程中緩慢釋放出來。焊接空洞或孔洞與助焊劑有直接關系，為保證低水汽含量、低空洞率的高可靠焊接要求，應采用無助焊劑共晶焊工藝。

圖1　芯片有助焊劑共晶空洞或孔洞情況

2　無助焊劑共晶焊工藝研究

無助焊劑的共晶焊方法主要分為兩大類：1)加壓法共晶，一般采用石墨夾具定位厚膜基板和元件，金屬壓塊實現焊接壓力，有效控制真空/氣氛爐內氣氛，通過預熱、排氣、真空、加溫、降溫和進氣等過程，實現共晶全過程；2)擦動法共晶，采用鑷子或吸刀夾持元件，在焊接溫度下，使芯片在基板表面焊區(已加焊料片)做相對摩擦，實現氣氛和氧化物排出，達到低空洞率焊接。無論是哪種焊接方式，下述幾個方面的工藝控制都極為重要：1)芯片背面金屬化層；2)基板焊區金屬化層；3)焊接壓力(主要針對加壓法共晶)；4)焊接氣氛、焊接溫度及焊接時間。

2.1芯片背面金屬化層影響研究

2.1.1芯片背金共晶試驗

采用焊料共晶時，裸芯片背面需要金屬化(簡稱背金)。金屬化層分為單層金和多層金，單層金一般是在芯片背面濺射一層金或銀，單層金因在焊接時很容易被含金或銀焊料融蝕(俗稱“吃金”)，而導致芯片脫落，單層金芯片一般只適合環氧樹脂粘接工藝。而焊接芯片背面一般濺射多層金，常見的鍍層有(從內到外)鈦鎳銀(TiNiAg)、鈦鎳金(TiNiAu)等，鈦起到過渡作用，鎳層起焊接作用，而金或銀層則起防止鎳層氧化的保護作用。作為焊接層的鎳層有著至關重要的作用，其厚度直接影響著焊接空洞率，隨著焊接芯片的尺寸大小，對鎳層的厚度要求也不相同，一般芯片越大，鍍層要求越厚，芯片越小，則鍍層要求越薄。以常規尺寸2 mm×1 mm的芯片為例，在焊接工藝過程條件相同情況下，分組進行芯片鍍層(TiNiAg)厚度與空洞率的對比試驗研究，結果見表2，X射線照相圖片如圖2所示。

2.1.2芯片背金共晶試驗分析

在共晶時，熔融焊料首先熔掉芯片背面薄銀層或薄金層，后與焊接層鎳層焊接到一起。通過上述對比可知，當鎳層厚度較小時，熔融焊料易從芯片邊緣開始“吃”掉芯片鎳層，形成從外到內的焊接空洞，之所以從外到內部，是由于共晶時芯片四周界的焊料量要遠多于芯片底部，熔融能力要比芯片底部中心更強。

表2　不同鎳層厚度共晶焊對比試驗

a)鎳層厚度0.1 μm b)鎳層厚度0.15 μm

c)鎳層厚度0.2 μm

2.1.3工藝參數選用

通過上述試驗及分析可知，對于混合電路常規尺寸的多芯片共晶，最可靠的鎳層厚度不應<0.2 μm。反之，也可通過芯片空洞大小及分布情況，來判斷背金工藝中鎳層的厚度是否滿足共晶可靠性要求。

2.2基板焊區金屬化層影響研究

2.2.1基板焊區金屬化層共晶試驗

相對于裸芯片濺射方式背金不同，厚膜混合電路一般采用絲網印刷的方式在陶瓷、氮化鋁等基板表面沉積一層金屬化層焊區，常見的焊區金屬層有金、銀和鉑銀等，一般單純的金屬層不適合焊接，因焊接過程中很容易被焊料熔融掉，因而基板焊區常選擇摻雜阻焊金屬，如鉑銀，但這類金屬層的焊區厚度也至關重要。以不同厚度的鉑銀焊區為例，在共晶工藝過程條件相同情況下，進行金屬層厚度與空洞率對比試驗研究，結果見表3，X射線照相圖片如圖3所示。

表3　不同鉑銀厚度共晶焊對比試驗

a)鉑銀厚度6 μm b)鉑銀厚度10 μm

c)鉑銀厚度15 μm

2.2.2基板焊區金屬化共晶試驗分析

通過機械方法剝離芯片，可見基片焊區空洞區域的鉑銀金屬層已被熔融掉。由焊前焊區膜厚測量曲線(見圖4)，可見其近似于盆型曲線，說明焊區周界厚度最高，中心厚度最薄(這也是絲網印刷的特點)，因此，共晶時熔融焊料容易從焊區中心最薄的地方熔掉鉑銀層，形成上述空洞，其特點是在焊接區中心區域，近似圓形，隨著焊接時間或溫度的增加，有向周界擴大的趨勢。

圖4　基板焊區膜厚測量曲線圖

2.2.3工藝參數選用

通過上述對比分析可知，芯片共晶焊時基板焊區應選擇帶有阻焊的金屬層，同時焊區最小膜層厚應>15 μm。

2.3共晶焊壓力影響研究

2.3.1焊接壓力共晶試驗

共晶過程焊接壓力控制也非常重要，適當的壓力施加到芯片背面、焊料片及基板焊接區，能增加焊料浸潤性、減少焊接空洞及保證焊接平整度。本文對2 mm×2 mm芯片進行共晶，考察不同焊接壓力下的焊接空洞率，結果見表4，X射線照相圖片如圖5所示。

表4　不同共晶壓力條件下對比試驗

a)焊接壓力1.0 gf b)焊接壓力1.5 gf

c)焊接壓力2.0 gf

2.3.2焊接壓力共晶試驗分析

在壓力不足時，共晶時熔融焊料隨機停留在某個區域，隨著壓力逐漸增加，焊料受壓后基本均勻分布到芯片底部，并通過擠壓逐漸排除隨機分布的空洞。

2.3.3工藝參數選用

通過對比試驗研究可知，共晶焊接要達到理想的焊接效果，一般被焊接物體每平方毫米需施加0.5 gf以上的壓力，同時應注意，施加的壓力不應損傷芯片本身。

2.4焊接氣氛、焊接溫度及焊接時間研究

對于無助焊劑共晶焊，氣氛保護尤為重要。在共晶時，如果惰性氣氛不純，混入氧氣，當焊料熔融后，很快在其表面形成氧化膜，使焊料由于表面張力而縮成球狀，嚴重影響焊料與焊接體的浸潤效果，并大量增加焊接空洞率，甚至無法焊接。

對于焊接溫度及焊接時間，焊接溫度過高，焊接時間過長均可加速上述焊接空洞出現。一般而言，共晶爐設定的焊接溫度比焊料合金的共融溫度要高30～50 ℃，但在滿足焊接可靠性的情況下，焊接溫度越低越好，焊接時間則越短越好。對于擦動法多芯片共晶，應依次完成所有芯片共晶，焊接總時間應控制好，避免當最后一個芯片完成后，第1個芯片因焊料長時間熔融芯片鍍層或基片金屬層而脫落.時間控制是多芯片共晶的難點，根據測試，采用Au80Sn20焊料共晶，總峰值焊接時間應嚴格控制在3 min以內。

3　工藝方案實施

在上述結構的電路中，根據其特點，采用無助焊劑、加壓法共晶焊方案。工藝參數為芯片背金鎳層為2.0 μm，基板焊區最小鉑銀膜層為18 μm，每平方毫米共晶焊接壓力達到0.5 gf以上。經過X光照相檢測，多芯片共晶空洞率<25%，機械剝離芯片，目檢焊料無細小孔洞(見圖6)。電路經125 ℃、1 000 h的穩態壽命試驗后，內部氣氛各項指標均滿足高可靠標準(結果見表5)。將圖6、表5和圖1、表1分別進行對比，說明上述工藝參數研究具有高可靠性。

Research on the HIC Cirucit Dies Eutectic Soldering Technicque

LI Bo, XIA Junsheng, LI Shousheng

(North General Electronic Corporration, Microelectronics Research Division, Bengbu 233042, China)

To meet thermal radiation and in-package atmospheric control requirement, the eutectic soldering technique has been mostly applied in HIC processing. Introduce the research work through grouping experiments, IPA inspection, X-ray inspection and other methods. Finally, conclude a key processing plan of eutectic soldering.

HIC, eutectic soldering, IPA inspection, X-ray inspection, processing plan

圖6　芯片無助焊劑共晶空洞或孔洞情況

TN 452

A