一種基于FPGA的EoPDH傳輸系統

張天照（中國電子科技集團公司第五十研究所 上海　200331）

一種基于FPGA的EoPDH傳輸系統

張天照
（中國電子科技集團公司第五十研究所 上海200331）

為了滿足某戰術通信系統終端IP化接入的發展要求，提出了一種基于FPGA的EoPDH（Ethernet over PDH）傳輸系統；該系統采用邏輯編程的方式實現接口協議、數據格式轉換等主要處理環節，融合既有功能組件實現話音業務的傳輸、鏈路的管理控制等功能；仿真和試驗表明，系統的處理核心可以線速處理數據業務，處理延時相對固定可控，支持用戶直接通過以太網口進行數據業務的透明傳輸，支持數話同傳，與既有的通信系統融合度高。

EoPDH；FPGA；數話同傳；通信系統

在某戰術通信系統中，通信節點之間的傳輸帶寬較窄、變化范圍大，傳輸協議多為非標準的專用協議，業務種類多、實時性要求高，傳輸體制以PDH為主；采用基于CPU轉換接入IP化終端的方式［1］難以滿足未來的發展要求；面向電信、互聯網領域開發的一系列規范化的EoPDH技術［2-3］，無法直接加以應用。針對這些情況，本文設計了一種IP化終端可以直接接入的有線傳輸系統；數據處理過程參考標準技術規范，提高系統的通用性；采用FPGA作為信息處理的核心，以其邏輯可編程、處理速度快的特點提高系統的靈活性、實時性；整合既有的話音、管理控制等功能組件，提高與戰術通信系統的融合度。

1　系統設計

如圖1所示，在傳輸系統的用戶側，計算機終端上通常運行一系列數據處理軟件、網絡管理軟件，通過以太網口與系統進行各類數據業務、管理控制命令的交互；模擬話音終端通常采用兼容電信標準的模擬音頻設備，經由話音模塊數字化處理后接入系統。在網絡側，通信節點之間采用符合戰術通信系統規范的xDSL（Digital Subscriber Line）模塊構建有線鏈路［4］，根據被覆線纜鋪設環境、誤碼率要求等因素確定線路速率。在用戶側和網絡側之間的模塊構成傳輸系統的核心，其基本工作原理是對用戶信息進行一系列復雜的處理，實現在既有鏈路上的傳輸。其中，采用Xilinx公司的FPGA芯片XC5VFX70T-2作為處理核心，實現各類信息的接入，數據的格式轉換、封裝、映射，流量的管理控制等功能；采用Micron公司的DDR2芯片MT47H64M16HW作為FPGA的外部緩存［5-6］；采用 Marvell公司的以太網物理層芯片（以下簡稱 PHY芯片）88E1111實現數據用戶以 10/100/ 1000Mbps速率、全/半雙工模式接入系統；采用既有的CPU模塊解析各類命令/信令、管理控制其它各個模塊、實時監測維護傳輸鏈路；采用壓控時鐘源、高精度時鐘源、頻率比較電路構成的時鐘模塊向系統提供各類工作時鐘、維護網絡同步。

圖1　傳輸系統構成框圖

2　FPGA設計

如圖 2所示，FPGA處理核心的預處理單元、GFP （Generic Framing Procedure）單元、流量管控單元對數據進行緩沖與解析、封裝/解封裝等處理；其它單元結合對應的模塊進行接口協議的處理；主要工作過程涉及初始化、信息收發、管理控制等方面。

圖2　FPGA邏輯電路主要構成框圖

2.1初始化

在初始化過程中依次經歷CPU模塊自舉、以太網口初始化、系統設置3個階段。第一階段主要實現CPU模塊自身的啟動以及對FPGA的程序加載。在第二階段，CPU模塊先與CPU接口單元進行適配，然后通過8位并行本地總線讀寫FPGA的相關寄存器，啟動其它各單元；PHY管控單元通過MDC/MDIO串行口讀取PHY芯片自動協商后的工作速率、模式等信息，并存入PHY狀態寄存器；CPU模塊讀取該寄存器信息并進行解析，生成MAC［7-9］單元的設置參數；通過MAC控制寄存器設置MAC單元，完成與PHY芯片的匹配，使以太網口進入正常工作狀態。在第三階段，用戶通過計算機終端發出設置系統的管理控制命令，經過以太網口送入MAC單元后首先進行前導碼、幀起始符的檢查以確定幀的起始，然后進行CRC校驗［10-11］、長度檢查、地址檢查；符合條件的幀送往CPU模塊，不符合的丟棄；CPU模塊對收到的命令解析并生成設置參數，通過相應的控制寄存器設置各單元，通過SPI總線配置話音模塊、xDSL模塊，使傳輸系統進入預期的工作狀態。

2.2用戶發送信息

1）數據業務的發送：用戶數據經以太網口、MAC單元送入預處理單元后依次進行分類、凈載荷生成、緩存；通過檢測以太網幀的源目地址值區分幀類型，管理控制幀送往CPU模塊；對數據業務幀，根據用戶數據報文中的優先級字段進行優先級分類，根據用戶設置情況去除地址、長度/類型、CRC序列等字段中的一種或幾種后形成凈載荷，并計算出凈載荷的長度；協同流量管控單元，將凈載荷及其長度值存入DDR2分配的緩沖空間，并標識該緩沖空間的優先級、處理狀態。在流量管控單元的協調下，GFP單元將待處理的凈載荷取出后轉換為32位寬，以G.7041規定的GFP-F方法［12-13］為基礎進行封裝；根據凈載荷的長度、擴展頭要求等信息，計算出載荷長度指示 PLI及其 CRC校驗序列 cHEC，然后與 32’hb6ab31e0序列異或生成加擾的核心頭；結合凈載荷的數據類型等信息，生成載荷類型標識PTI、載荷校驗序列標識PFI、擴展頭標識EXI、用戶載荷標識UPI等控制、校驗字段，嵌入凈載荷后采用x43+1多項式進行自同步擾碼生成載荷；將核心頭、載荷拼接后形成GFP幀，再經過并串轉換、碼速調整后送入復分接［14］單元；其中，用戶可以通過設置開啟或關閉擾碼、比特翻轉、載荷校驗等處理環節。復分接單元根據時隙分配情況將數據業務和話音業務復接，對復接后的數據流進行交織、TDM（Time Division Multiplexing）接口適配，經xDSL模塊輸出至網絡。傳輸系統中以太網幀、GFP幀、TDM流的數據格式及其之間的映射關系如圖3所示。

圖3　傳輸系統中主要數據格式及其之間的映射關系

2）話音業務的發送：話音接口單元對TDM總線送入的話音業務進行碼速、時隙調整后直接送入復分接單元，經過與數據業務相似的處理后送入網絡。

2.3用戶接收信息

1）數據業務的接收：接收過程是與發送相似的逆過程，主要區別在解封裝環節；GFP單元對分接的數據業務流根據PLI與cHEC的相關性逐字節的搜索核心頭，當確定第一個幀的核心頭后根據PLI值查找下一幀的核心頭，連續多次正確檢測到核心頭后幀的捕獲進入同步狀態，然后進行載荷解擾、校驗、字段去除等一系列解封裝處理，并根據UPI值分離出遠端管理控制命令幀。此外，用戶側帶寬一般遠高于網絡側，在預處理環節通過減少緩沖空間的數量、取消優先級控制簡化設計、減少處理延時。

2）話音業務的接收：話音接口單元對復分接單元分接的話音業務進行碼速、時隙調整，在話音信令控制下經話音模塊送入模擬話音終端。

2.4管理與控制

1）用戶的管理與控制：通過網絡管理軟件產生的管理控制命令對本地的各個模塊進行設置，各個模塊的狀態信息以管理控制命令的形式實時上報；對需要傳送到遠端的管理控制命令，經過CPU模塊的解析后封裝成IP包，并存入DDR2分配的緩沖空間，經過與數據業務相似的GFP封裝、復接后送入網絡，遠端再經過相應的逆處理后對命令進行解析、執行；其中，在封裝過程中UPI值為8’h10，表示封裝的是IP包。

2）數據業務的管理與控制：主要包括基于優先級的延時控制和基于流量的鏈路管理兩方面［15-16］。系統對于具有最高優先級的數據業務無條件的優先處理；對于其他優先級業務，在用戶規定的時間內，以優先級高低為處理順序，超過規定時間，以等待處理時間為處理順序；著重控制高優先級業務、均衡系統整體的傳輸延時。用戶根據延時要求、接口帶寬、流量突發等因素設置緩沖空間的數量、開啟流量管控單元的流量控制機制；在傳輸過程中，流量管控單元檢測到發送方向使用的緩沖空間數量達到預設值的3/4或收到遠端的流量管理控制命令，使MAC單元向用戶側發送暫停幀，無有效緩沖空間時，使GFP單元發送空閑幀；檢測到接收方向無有效緩沖空間時，使MAC單元發送空閑幀，檢測到接收方向異常時，使CPU模塊向遠端發送流量管理控制命令。用戶可以通過改變緩沖空間的數量改善系統平滑流量突發的能力；也可以結合上層的優先級調整、流量控制等機制，調整處理核心的工作參數。

3）話音業務的管理與控制：采用與戰術通信系統相同的基于信令的話音業務管理控制機制。系統中模擬話音終端產生的雙音多頻信號經過話音模塊數字化處理后送入CPU模塊解析，對需要傳送到遠端的話音信令，采用與傳送遠端管理控制命令相同的方法進行處理；對其他信令，根據既有方法處理。

3　仿真與試驗

如圖4所示，FPGA的開發環境為ISE13.1，采用ModelSim對數據業務的流轉過程進行仿真。為了方便表示，設置系統工作于本地環回模式，MII/GMII處以固定的速率發送固定內容的以太網幀0x55...d5 a1...b1...00 2e 01 02...2e...，間隔為9個時鐘周期，用戶數據共46字節，CRC序列為32’h2f 0f 7c 89。MAC單元工作于1 000 Mbps、全雙工模式。預處理單元處理后形成的凈載荷為0xa1...b1...00 2e 01 02...2e，共60字節，為方便環回測試將源目地址對調。凈載荷經過GFP單元封裝后為0x004048c4 00011021 b1b2b3b4...2b2c2d2e；在GFP幀中，PLI為16’h40，表示載荷長度為64字節；PTI為3’h0，表示屬于用戶數據幀；PFI為1’h0，表示沒有載荷校驗序列；EXI 為4’h0，表示沒有擴展頭；UPI為8’h01，表示封裝的是以太網幀；未進行擾碼、比特翻轉、載荷校驗。在復分接單元處環回，MII/GMII處收到的以太網幀為0x55...d5 b1...a1...00 2e 01 02...2e...，CRC序列為32’h3e 65 20 ca。

圖4　數據業務環回測試仿真波形

在實驗室環境下，采用文中設計的系統在兩個通信節點之間進行數話同傳試驗。用戶計算機和Spirent公司的STP-2U網絡分析儀通過二層交換機接入系統；設置以太網口工作于100 Mbps、全雙工模式，緩沖空間的數量為128個，有線鏈路的工作速率為2.048 Mbps，話音時隙為1個；SPT-2U根據相關規范進行流量生成、RFC2544測試。模擬話音終端采用模擬二線電話機，在節點之間進行呼叫、應答、通話等操作。試驗過程中，數據業務和話音業務同時獨立的傳輸；數據業務的平均錯包率約為十萬分之一，最大可平滑流量突發時間約為10 ms；話音業務的呼叫流程與既有方式相同，話音清晰可懂。

4　結　論

在本文設計的傳輸系統中，處理核心的幀處理延時達到微秒量級且相對固定可控；模塊化、參數化的設計方法方便了用戶根據實際需求快速進行接口適配、工作模式和方式的調整；使系統兼有了ASIC的實時性、CPU的靈活性。仿真和試驗表明，系統的處理核心可以線速處理數據業務；支持數據業務透明傳輸、數話同傳、鏈路管理控制等功能；與既有通信系統的融合度高，能夠較好解決IP化終端接入問題。

［1］彭來獻，趙文棟，張磊，等.基于MPC860T的TDM與以太網業務的適配［J］.軍事通信技術，2007，28（增刊）:44-48.

［2］ITU-T.G.7041/Y.1303.Generic framing procedure（GFP）［S］. 2002.

［3］ITU-T.G.8040/Y.1340.GFP frame mapping into plesiochronous digital hierarchy（PDH）［S］.2005.

［4］宋春晨，宋清宇，張瑞，等.高速有線數話同傳技術［J］.火力與指揮控制，2014，39（增刊）:59-63.

［5］唐嵐.基于Xilinx V5的DDR2數據解析功能實現［J］.電子設計工程，2014，22（9）:124-130.

［6］Xilinx，Inc.Memory interface solutions user guide，UG086 （v3.6）［EB/OL］.［2010-09-21］.http://www.xilinx.com/support /documentation/ip_documentation/ug086.pdf.

［7］曹云鵬，錢敏，楊翠軍.雙速自適應以太網MAC設計及FPGA驗證［J］.通信技術，2010，43（11）:87-92.

［8］董繼承，劉健，王瑞.一種帶優先級隊列的千兆以太網MAC設計［J］.電子設計工程，2011，19（8）:116-119.

［9］侯義合，張冬冬，丁雷.基于FPGA+MAC+PHY的千兆以太網數傳系統設計［J］.科學技術與工程，2014，14（19）:275-279.

［10］閆軍虎，張明社，郗海燕.HDLC協議IP核的設計與實現［J］.電子設計工程，2014，22（11）:181-184.

［11］闞佳沖，潘文明，鄭堅澤，等.基于FPGA全參數化CRC的推導及實現［J］.現代電子技術，2015，38（8）:154-158.

［12］牛燚坤，徐智勇，喬廬峰，等.高速專用GFP處理器的FPGA實現［J］.光通信技術，2009，11:39-41.

［13］曹鵬飛，韓英娜.基于FPGA實現千兆以太網業務在SDH上的傳輸［J］.現代電子技術，2012，35（1）:59-64.

［14］趙怡，但濤.基于FPGA的多路數字信號復接系統設計與實現［J］.電子科技，2013，26（12）:37-39.

［15］柯鵬，金姍姍，李文翔.面向多業務通信調度的優先級排隊模型研究［J］.計算機科學，2013，40（3）:159-162.

［16］吳東.控制時延的主動隊列管理算法［J］.計算機應用，2014，34（3）:632-639.

An EoPDH transmission system based on FPGA

ZHANG Tian-zhao
（No.50 Research Institute of CETC，Shanghai 200331，China）

An Ethernet over PDH transmission system based on FPGA is established，to meet the requirement of the IP-based tactical communication terminal.The system implement the main processing parts such as interface specifications and data format conversion by logic programming method，and combine with the present component to realize the voice transmission and link management.The simulation and experiment show that the data processing core can offer sufficient processing capability and fixed processing delay.It has transparent transmission for Ethernet and data-voice co-transmission functions，good compatibility with the present tactical communication system.

EoPDH；FPGA；data-voice co-transmission；communication system

TN911.72；TN915.19

A

1674－6236（2016）11-0071-03

2015-11-06稿件編號：201511065

張天照（1981—），男，河南南陽人，碩士。研究方向：通信系統。