基于VHDL語言的數字鐘層次化設計與實現

胡宏梅

(蘇州健雄職業技術學院 電氣工程學院，江蘇　太倉　215411)

?

基于VHDL語言的數字鐘層次化設計與實現

胡宏梅

(蘇州健雄職業技術學院 電氣工程學院，江蘇太倉215411)

EDA技術的關鍵就是用硬件描述語言來描述數字系統，簡化了數字系統的設計過程。利用VHDL語言描述數字鐘系統，采用自頂向下的方式設計，詳述了數字鐘底層文件中每個模塊的設計思路，及頂層文件的生成，并通過下載仿真，最終實現了系統的設計，具有一定的可行性。

EDA技術；VHDL語言；數字鐘；邏輯電路圖；層次化設計

0　引　言

現代電子設計技術的核心是電子設計自動化技術，即EDA技術。利用EDA技術，電子設計師可以方便地實現IC設計、電子電路設計和PCB設計等工作，使電子系統設計更為簡化和方便。它是以大規模可編程邏輯器件為設計載體，以硬件描述語言為系統邏輯描述的主要方式，其中，VHDL語言已成為系統描述的國際公認標準，得到眾多EDA公司的支持，越來越多的硬件設計者使用VHDL描述數字系統，綜合效率和效果較好[1]。

本文詳述使用VHDL語言實現對數字鐘的層次化設計，將文本編輯和圖形編輯兩種方式混合使用，設計和實現數字鐘對時、分、秒的計時。顯示滿刻度為23時59分59秒，再來一個脈沖，重新開始計時，最終通過將CPLD/FPGA開發系統上實現下載仿真。

1　系統設計框架

數字鐘是一種用數字電子技術實現秒、分、時計時的鐘表，實際上就是對標準頻率(1 Hz)計數的計數電路[2]。

本文采用自頂向下的設計方法，底層文件為實現功能的模塊設計，在文本編輯器中完成，各模塊由VHDL語言編程實現。……