一種基于EPLL技術的自適應正交解調技術研究

王玉良，邢朝洋，鄭旭東，曾青林

（北京航天控制儀器研究所，北京100039）

?

一種基于EPLL技術的自適應正交解調技術研究

王玉良，邢朝洋，鄭旭東，曾青林

（北京航天控制儀器研究所，北京100039）

針對過零檢測實現(xiàn)的全數(shù)字鎖相環(huán)不僅鎖相速度慢，而且過零點的擾動會直接影響鎖相精度以及適合模擬電路實現(xiàn)的相干解調技術，在數(shù)字電路中實現(xiàn)則需要設計高階數(shù)字低通濾波器，將占用大量數(shù)字電路資源并且會顯著增加系統(tǒng)功耗等問題，在設計一種新型全數(shù)字鎖相環(huán)（All-digital Enhanced Phase-lock Loop，EPLL）的基礎上，結合自適應正交解調技術，提出了一種基于EPLL技術的自適應正交解調技術方案，并對該方案進行了研究與仿真。仿真得到了滿意的結果，驗證了基于EPLL技術的自適應正交解調技術方案的可行性，并研究驗證了算法的參數(shù)變化對其性能的影響，為今后算法在數(shù)字系統(tǒng)中的實現(xiàn)以及其在各領域的應用研究奠定了堅實的基礎。

數(shù)字鎖相環(huán)；自適應正交解調技術；微機電系統(tǒng)；柔性交流輸電；數(shù)字通信；現(xiàn)場可編程門陣列

0　引言

廣泛應用于無線電數(shù)字通信［1-2］、柔性交流輸電系統(tǒng)（Flexible AC Transmission Systems，F(xiàn)ACTS）［3-5］以及微機電系統(tǒng)（Micro-electro-mechanical Systems，MEMS）［6-8］中的數(shù)字鎖相環(huán)以及解調技術，隨著微電子學和計算機技術等的迅速發(fā)展，已經(jīng)受到越來越廣泛的關注。但是傳統(tǒng)的數(shù)字鎖相環(huán)和檢測技術都存在一些缺陷，例如依據(jù)過零檢測實現(xiàn)的全數(shù)字鎖相環(huán)不僅鎖相速度慢，而且過零點的擾動會直接影響鎖相精度，限制了其在一些領域的應用［5］；又如適合模擬電路實現(xiàn)的相干解調技術，在數(shù)字電路中實現(xiàn)則需要設計高階數(shù)字低通濾波器，這不僅會占用大量數(shù)字電路資源并且會顯著增加系統(tǒng)功耗［8］。

針對以上問題本文在設計一種新型全數(shù)字鎖相環(huán)（All-digital Enhanced Phase-lock Loop，EPLL）的基礎上，結合文獻［9］中提到的自適應正交解調技術，提出了一種基于EPLL技術的自適應正交解調技術方案，并對該方案進行了研究與仿真。仿真結果驗證了基于EPLL技術的自適應正交解調技術方案的可行性，得到了滿意的結果，為今后的應用研究奠定了堅實的基礎。

1　EPLL結構與工作原理

1.1EPLL結構

EPLL的結構與傳統(tǒng)DPLL的結構基本相同，由鑒相器、環(huán)路濾波器和數(shù)控振蕩器構成，如圖1所示。與傳統(tǒng)DPLL不同的是，EPLL的鑒相器不是簡單采用一個乘法器而是由三個乘法器、一個積分器、一個90°移相器和一個加法器構成。這種鑒相器的優(yōu)點是可以實時跟蹤輸入信號基頻分量的幅值和相位，不僅可以使EPLL輸出的同相分量與其輸入信號保持相關，而且可以使二者保持相位同步，從而使二者的相位誤差更小，并且對內部參數(shù)變化和外部噪聲的影響具有更強的魯棒性［3］。

1.2EPLL工作原理

根據(jù)EPLL的結構框圖（圖1），選擇結構中變量A（t）、ω（t）和?（t）為結構的狀態(tài)變量，在合適的初始條件下可以得到系統(tǒng)的狀態(tài)方程為：

圖1　EPLL結構框圖Fig.1Block diagram of the EPLL

而x（t）為EPLL的輸入信號，根據(jù)文獻［3］可以表示為：

式中，φk（t）=ωk·t+θk為第k次諧波的相角，且ωk=kω1，n（t）為外部噪聲。

1.3EPLL實現(xiàn)

為了在數(shù)字系統(tǒng)中實現(xiàn)上述系統(tǒng)，可以把上述微分方程轉化為下面的微分方程形式：

其中，Ts為采樣周期。EPLL的壓控振蕩器采用文獻［10］中介紹的CORDIC算法實現(xiàn)，因為這樣不僅可以減少實現(xiàn)EPLL的數(shù)字系統(tǒng)對存儲器容量和速度的需求，而且還可以取消鑒相器中90°移相器，從而簡化系統(tǒng)的實現(xiàn)。

2　自適應正交解調原理

2.1原理

自適應正交解調技術源于自適應濾波技術，就是按照一定的代價函數(shù)，對輸入信號進行選擇性的加權處理，使輸出達到最優(yōu)，并且能夠跟蹤和適應系統(tǒng)和環(huán)境的動態(tài)變化。只不過在自適應正交解調技術中，以遞推方式自適應更新的不再是濾波器的系數(shù)，而是待解調信號中同相信號分量和正交信號分量的幅值。其原理框圖如圖2所示，其中R（k）為正交解調的參考信號，由EPLL輸出信號的同相和正交分量提供，其表示為：

而x（k）為待解調的輸入信號，可以表示為：

其中，n（k）為噪聲信號，u（k）為待解調的真實信號，I·s（k）和Q·c（k）分別是同相信號分量和正交信號分量。自適應正交解調就是利用參考向量R（k），通過預測矩陣的迭代來獲得同相信號分量和正交信號分量的幅值I和Q。

圖2　自適應正交解調原理框圖Fig.2Principle diagram of adaptive filtering technology

x?（k）則為參考信號R（k）經(jīng)過預測矩陣P（k）而得到的x（k）的一個估計。通過比較估計x?（k）與輸入信號x（k）得到估計誤差e（k）。利用e（k）構造一個自適應算法所需要的性能函數(shù)，此性能函數(shù)根據(jù)e（k）調整預測矩陣P（k）。通過遞推方式最小化性能函數(shù)，從而估計信號x?（k）與輸入信號x（k）實現(xiàn)匹配，得到最優(yōu)的預測矩陣P（k），而預測矩陣P（k）中的分量p1（k）和p2（k）即為輸入信號x（k）中同相信號分量和正交信號分量的幅值I和Q。

2.2遞推算法實現(xiàn)

根據(jù)最速下降法可知，下一個預測向量P（k+1）等于當前預測向量P（k）加上經(jīng)過比例修正的負梯度：

其中，μ為最速下降法收斂因子，其限制條件為：

λmax是矩陣N（k）的最大特征值。以誤差信號每一次迭代的瞬時平方值代替其均方值來估計梯度，從而可得梯度的估計：

初始化P（0）=［00］T，經(jīng)迭代就可得到同相信號分量和正交信號分量的幅值I和Q。

3　算法仿真

3.1EPLL算法仿真

為了驗證EPLL算法的性能與參數(shù)對其性能的影響，本文在Simulink中對此算法進行了仿真。圖3是EPLL在采樣頻率Fs=2MHz，中心頻率F0=65kHz的條件下，輸入信號為x（t）=sign （sin2π60000t）（即60kHz、占空比為50%、幅值為1V的方波信號）時，系統(tǒng)的輸出波形圖。其中，圖3（a）是EPLL在其幅值控制系數(shù)Ka=0.03、相位的比例控制系數(shù)Kp=0.016和積分控制系數(shù)Ki=0.0008時，EPLL仿真系統(tǒng)的輸入和輸出波形圖。而圖3（b）和圖3（c）分別是EPLL仿真系統(tǒng)在Ka=0.06、Kp=0.032和Ki=0.0016以及Ka=0.12、Kp=0.064和Ki=0.0032時，系統(tǒng)的輸入和輸出波形圖。圖3中實線描述的波形為仿真系統(tǒng)的輸入波形，由圖3也可以知道其為60kHz、占空比為50%、幅值為1V的方波信號。而點劃線和點線所表示的波形是仿真系統(tǒng)的輸出波形，其中點劃線所表示的波形為系統(tǒng)跟蹤輸入信號而輸出的與輸入信號同步的同相信號，其與輸入信號具有相同的相位，而點線表示的波形是比輸入信號超前90°，但是幅值與輸入信號一致的正交信號。

圖3　EPLL在不同參數(shù)下的仿真波形Fig.3Simulation wave-forms of the EPLL with different parameters

由圖3（a）可知，當Ka=0.03、Kp=0.016、Ki=0.0008時，EPLL系統(tǒng)需要15個方波周期才可以穩(wěn)定收斂，而由圖3（b）可知，當Ka=0.06、Kp=0.032、Ki=0.0016時，系統(tǒng)只需要10個方波周期就可以穩(wěn)定收斂，并且由圖3（c）可知，當Ka=0.12、Kp=0.064、Ki=0.0032時，系統(tǒng)穩(wěn)定收斂需要的方波周期數(shù)最少，僅僅需要5個就已經(jīng)穩(wěn)定收斂了，但是隨著收斂速度的加快，系統(tǒng)跟蹤精度降低，由圖3（a）～圖3（c）可以看出系統(tǒng)輸出信號波形的失真越來越大。從上面的分析可以得出一個簡單的結論：Ka主要影響EPLL系統(tǒng)對輸入信號幅值的跟蹤特性，Kp和Ki則主要影響系統(tǒng)對輸入信號相位的跟蹤特性，當增大Ka、Kp和Ki時，系統(tǒng)對輸入信號的跟蹤速度就會加快，但是跟蹤精度就會隨之降低，反之即然。

從圖3還可以得知，本文設計的EPLL就是一個自適應陷波濾波器，因為從EPLL的輸入和輸出可以明顯地知道EPLL可以精確地跟蹤輸入信號的基波成分而抑制信號的任意次諧波成分，圖4描述的即是EPLL在圖3（a）的參數(shù)條件下所抑制濾除輸入方波信號中的總諧波成分。為了更明顯地表現(xiàn)EPLL對輸入信號諧波的抑制功能，本文分別對其輸入信號和輸出信號進行了頻譜分析，分析結果如圖5所示，其中圖5（a）為輸入方波信號的頻譜圖，圖5（b）為輸出信號的頻譜圖。從圖5（b）可以清晰地看到EPLL的輸出信號中只有輸入信號中的基波成分，而其他任意次諧波成分已經(jīng)完全被EPLL濾除。

3.2EPLL自適應正交解調算法仿真

同樣本文為了驗證EPLL自適應正交解調算法的正確性與參數(shù)μ對其性能的影響，在Simulink中對此算法也進行了仿真試驗，圖6是算法在輸入信號x（t）=sin（2π3000t）+n（t）時，EPLL系統(tǒng)輸出的波形圖。其中，n（t）用于表示均值為0，方差=1的高斯噪聲。信號的采樣頻率Fs=2MHz與EPLL仿真時相同。圖6（a）和圖6（c）是算法解調輸入信號為x（k）時，輸出的信號正交分量的幅值波形圖，而圖6（b）和圖6（d）則是解調x（k）時得到的同相分量的幅值波形圖，從仿真結果可以看出，在EPLL解調算法輸出的信號中噪聲得到了明顯減少，信噪比得到了明顯提高。因此，此算法具有很強的噪聲抑制能力。

圖4　輸入方波信號的總諧波成分Fig.4Total harmonic components of the input square wave signal

圖5EPLL輸入輸出信號的頻譜圖Fig.5Spectrum of the input&output signal of the EPLL

圖6不僅驗證了算法的可行性，同時還描述了不同收斂因子μ對算法性能的影響，圖6（a）和圖6 （b）為算法在μ=0.03時的仿真波形，而圖6（c）和圖6 （d）則為其在μ=0.003時的仿真波形。從波形圖可以容易看出增大μ值可以增快算法的收斂速度，但是解調算法輸出信號的誤差相應增大；而如果減小μ值雖然可以增加算法的解調精度，但是收斂速度就會變慢。因此，在實際選擇收斂因子μ時要折中考慮收斂速度和解調精度兩個方面。如果實際應用對收斂速度和解調精度兩方面要求都比較苛刻，為了滿足實際需求可以對算法進行簡單的修改，如在解調開始時采用大的步長以加快收斂速度，等穩(wěn)定后將步長變小以提高解調精度。

4　結論

本文設計的基于EPLL技術的自適應正交解調方案，通過了仿真驗證，得到了滿意的結果，并研究驗證了算法的參數(shù)變化對其性能的影響，為今后算法在數(shù)字系統(tǒng)如FPGA中的實現(xiàn)以及其在各領域的應用研究奠定了堅實的基礎。

圖6　EPLL自適應正交解調算法在不同參數(shù)下的仿真波形Fig.6Simulation wave-forms of the AQDT based on EPLL at different parameters

［1］T.Grydeland，F(xiàn).D.Lind，P.J.Erickson，J.M.Holt.Software radar signal processing［J］.Annales Geophysicae，2005，23（1）：109-121.

［2］N.Sonowal，R.Yadav，S.kannan.Real time GPS software receiver with new fast signal tracking method［C］. 2008 IEEE International on Conference Radio and Wireless Symposium（RWS），2008：231-234.

［3］M.Karimi-Ghartemani，M.R.Iravani.A method for synchronization of power electronic converters in polluted and variable-frequency environments［J］.IEEE Transactions on Power Systems，2004，19（3）：1263-1270.

［4］M.Karimi-Ghartemani，O.Boon-Teck，A.Bakhshai.Application of enhanced phase-locked loop system to the computation of synchrophasors［J］.IEEE Transactions on Power Delivery，2011，26（1）：22-32.

［5］M.Ghartemani，M.Mojiri，A.Safaee，J.Walseth，et al.A new phase-locked loop system for three-phase applications［J］.IEEE Transactions on Power Electronics，2013，28（3）：1208-1218.

［6］R.Neul，U.Gómez，K.Kehr，et al.Micromachined gyros for automotive applications［C］.The 4thIEEE Conference on Sensors，2005：527-530.

［7］Eik-Arnold，F(xiàn)ranz-Nuscheler.Compensation methods for a silicon tuning fork gyroscope［J］.Microsystem Technologies，2008，14（4/5）：623-628.

［8］Yuliang Wang，Shuangwei Han，Hongsheng Li，Hao Liu. Research and test of the digital phase locked loop drive technology for silicon micro-machined gyroscope［C］.7thInternational Conference on MEMS，NANO and Smart Systems of Advanced Materials Research，November，2011：4252-4259.

［9］Yuliang Wang.Research and test of the adaptive quadrature demodulation technology for silicon micro-machined gyroscope［J］.Journal of Harbin Institute of Technology，2012，19（5）：118-122.

［10］王玉良.基于CORDIC算法的PLL在FPGA中的實現(xiàn)［J］.計量學報，2012，33（3）：259-265. WANG Yu-liang.FPGA implementation of PLL based on CORDIC algorithm［J］.Acta Metrologica Sinica，2012，33（3）：259-265.

Research on a NewAdaptive Quadrature Demodulation Technology Based on EPLL

WANG Yu-liang，XING Chao-yang，ZHENG Xu-dong，ZENG Qing-lin
（Beijing Institute ofAerospace Control Devices，Beijing 100039）

The all-digital phase-locked loop（ADPLL）achieved by using zero-crossing detection technology not only has slow lock-in speed but also its lock-in precision will be directly affected by the zero-crossing disturbance.Furthermore，coherent detection technique generally used for amplitude detection is suitable for realization using analog circuits. It will take up a large number of digital resources and significantly increase the power consumption of the system that a high-order digital low-pass filter needs to be designed for the implementation of coherent detection by digital circuits.In order to solve these problems，a new all-digital enhanced phase-lock loop（EPLL）is devised and based on that a new adaptive quadrature demodulation technology（AQDT）program combing EPLL and AQDT is proposed，researched and simulated.The satisfactory simulation results prove the feasibility of the program and verify the parameter changes on the performance of this algorithm that lays the foundation for the further implementation of it in a digital system and its application research in all fields.

digital phase-locked loop；adaptive quadrature demodulation technology；micro-electro-mechanical systems；flexibleAC transmission systems；digital communications；field programmable gate array

TN98

A

1674-5558（2016）02-01034

10.3969/j.issn.1674-5558.2016.01.010

王玉良，男，博士，研究方向為MEMS陀螺及醫(yī)用超聲信號處理。

2014-12-09