大動態大帶寬數字接收機設計實現*

何 勤

(中國電子科技集團公司第三十八研究所，安徽 合肥 230088)

?

大動態大帶寬數字接收機設計實現*

何 勤

(中國電子科技集團公司第三十八研究所，安徽 合肥 230088)

大動態數字接收機是機場場面監視雷達的重要組成部分。論證了大動態、大帶寬系統參數的選取，數字濾波器的MATLAB仿真設計，采用16位模數轉換器，大容量FPGA構建數字接收機平臺，解決了大動態、大帶寬采樣及其數字下變頻處理問題，并高速光纖傳輸數據，給出設計分析及測試結果，該結果表明, 信噪比滿足系統動態范圍的要求。該電路相對于模擬接收機有較高的性能，為現代雷達提供了一種高性能的數字接收機的解決方案，具有廣泛的應用前景。

場面監視雷達；數字下變頻；FPGA；數字濾波器

0 引言

機場SMR是一種監視機場場面目標狀態的微波監視裝備，能夠檢測機場場面區域內所有目標。它作為民航機場提高機場運行效率的重要保障設施，全面覆蓋機場場面區域。據國際民航組織ICAO相關標準，機場SMR不僅具有檢測機場活動區域(跑道和滑行道)運動、靜止目標的能力，還需具有一定的非活動區域目標監視能力。它具有較高距離和方位分辨率，所以機場SMR采用大帶寬信號和大水平尺寸的天線來實現距離和方位高分辨率，必然要求接收機具有大的動態范圍以保證對各類目標回波的可靠處理檢測。作為接收系統的后端數字接收機部分主要完成對模擬回波信號進行模數變換，并數字下變頻到基帶成IQ正交信號再實時傳輸給信號處理，因此數字接收機也要與接收通道匹配，滿足大動態、大帶寬的要求，本設計作為項目需求而專門設計的一款數字接收機電路。

1 設計思路

數字接收機采用直接中頻采樣加數字I、Q分離的A/D變換技術。與傳統的模擬I/Q正交鑒相解調相比，中頻采樣具有很高的幅度平衡性和相位正交性，從頻域分析，對輸入回波鏡像信號的抑制度可以做得很高，同時可以避免模擬解調中不可根本解決的直流溫漂。直接中頻采樣的實現方式中具有數字內插和數字混頻濾波兩種方式。數字內插難以達到較高的鏡像抑制度，本系統中采用模數轉換A/D加數字濾波的方式來實現。

該數字接收機模塊(單路)的原理框圖如圖1所示。模塊組成主要包括大動態模數轉換器A/D和大容量FPGA。A/D采樣后的數據作數字下變頻，整個模塊的數字下變頻及其它數字化工作都在FPGA中實現。數字下變頻包括數字本振(NCO)、數字混頻、數字濾波器和抽取器。

圖1 數字接收機組成框圖

如圖1所示，一般的數字接收機工作時，將接收通道經放大，濾波后的中頻信號進行模數變換，進入FPGA，數字混頻器產生正交的兩路數字本振信號，與數字中頻信號相乘后，進行數字濾波處理，這時的數字濾波器可以是積分梳狀濾波器CIC，半帶濾波器HB，有限沖擊響應濾波器FIR，酌情考慮使用濾波器組合來完成數字濾波，濾波后根據電路需要降速抽取，抽取到所需的數據率，得到正交的基帶IQ數據。濾波的目的是防止抽取降速可能發生混疊，數字濾波器多采用多相數字濾波器，可高效地同時完成濾波和抽取工作。基帶IQ數據按要求進行數據融合，打包通過TTL接口或轉換成光信號通過光接口傳輸出去。

2 系統工作參數論證分析

在雷達系統中，對于復雜的脈沖信號的有效帶寬B，有效帶寬越寬距離分辨力越好。實際應用中，機場SMR必須架高工作以克服機場固定物的遮蔽，則發射波束與地面有一夾角，該角為擦地角γ。實際地面距離分辨力ρre與徑向(斜距)距離分辨力ρra及擦地角(的關系為：

(1)

式中，k為距離向加權系數，γ=9.9°

機場SMR系統要求地面距離分辨力優于3m，選取地面距離分辨力ρre=3m，取k=1.3，則徑向距離分辨力為：

(2)

則系統帶寬：

(3)

所以，選取系統的工作帶寬為70MHz。

(4)

n取能滿足fS≥2B的最大正整數，B=fH-fL，則用fS進行等間隔采樣所得到的信號采樣值能準確地確定原信號。信號中頻可在各那奎斯特帶內選取，依據信號帶寬70MHz，根據式(4)，在不發生混疊情況下可考慮選取中頻120MHz，200MHz，…，由于信號中頻頻率越高，信號相對于采樣時鐘的孔徑抖動效應越明顯，采樣后信噪比越低，因此選取信號中頻為120MHz。

數字中頻的動態范圍主要取決于ADC的分辨率，采樣率和系統噪聲，系統噪聲是固定的，采樣率確定后，動態范圍就看AD的分辨率了，通常情況ADC信噪比可由式表示：

(5)

式中，N是ADC位數；fs是采樣頻率；B是信號帶寬。式中第三項是信噪比得益，本系統中當fs=160MHz，B=70MHz時，得益是0.6dB，得益不高，因此SNR取決于AD位數N，盡量選位數高的AD。目前既滿足高的采樣位數，又要滿足大帶寬采樣的需求的，可用作數字中頻接收機的AD位數，可選16-bit的AD，AD的量化噪聲較小，因而理想狀況下的信噪比較高，但實際系統的噪聲要大于量化噪聲功率。一般系統噪聲占AD位數四位左右，這樣SNR理論上有74dB左右，滿足系統要求的大于接收機的線性動態65dB，能夠與前端接收機匹配上。

3 電路器件參數設計

模數轉換器件選用National公司的ADC16DV160，該器件是雙通道16bit，最高160MSPS的模數轉換器，滿足系統中對分辨率和帶寬的要求，具有DDR LVDS輸出，是差分，流水線結構，又具有數字誤碼修正和在片采樣保持電路，保證較大的采樣帶寬，上電自校準，獨特的片內時鐘穩定器保證最小的時鐘抖動，確保芯片最佳的動態性能。AD芯片的輸入是差分端口，差分接口能有效抗干擾，需要將模擬信號轉換成差分形式，我們將信號輸入設計成交流耦合，通過傳輸變壓器轉化成差分，從傳輸變壓器的頻率響應可以看出，變壓器相當于一個帶通濾波器，傳輸變壓器具有較低的寄生電容，而設計中采用兩級變壓器級聯，進一步減少初次級的寄生電容，減少了阻抗失配帶來的性能下降。

大動態、高信噪比的采樣，要求高質量的時鐘，時鐘抖動要小，設計中選取時鐘管理芯片AD9516，該芯片包含低相噪鎖相環路，具有多路，多接口模式輸出，只要輸入一個基本的20MHz時鐘，即可鎖定輸出模塊所要求的AD采樣時鐘，FPGA工作時鐘，時序同步時鐘，時鐘抖動達一兩百fsrms，確保了A/D數據轉換的性能。

按照圖1中流程，信號采樣后，要經過數字下變頻處理的數字混頻，濾波，抽取，得到基帶的正交IQ信號，數字下變頻處理在FPGA中進行，為保證充足的硬件資源和處理速度，采用ALTERA公司的EP2SGX90系列芯片，該芯片具有大容量、大內存等特點，并具有光纖接口。FPGA的數字下變頻用硬件描述語言Verilog編程實現，NCO產生正余弦樣本和輸入數據進行混頻，輸出IQ兩路信號送至FIR濾波器分別進行抽取濾波，NCO，DDC程序設計可以使用IP核，IP核的生成，需要進行各項參數設置，其中數字濾波器的設置，可通過專門的軟件設計產生，導入濾波器的系數文件，由于Quartus II軟件設計的濾波器較粗略，所以使用MATLAB的濾波器工具設計和仿真。

4 數字濾波器設計

對于數字濾波器設計，由于帶寬較大，而且采樣率只有160MHZ，只兩倍抽取，因此不可能采用CIC等多濾波器級聯的形式，因而采用一級FIR濾波器。通過Matlab軟件仿真，當要求達到65dB信噪比時，濾波器階數至少要70階，一般階數越大，濾波效果越好，但相應的延時也越大，本雷達工作重頻較高，因此延遲較大，會增加雷達工作開銷，影響整機的工作效能，綜合考慮濾波器階數取為96階。

選擇等穩波濾波器，設計參數如下：通帶35MHz，通帶起伏0.1dB，阻帶衰減75dB，濾波器的Matlab設計如圖2所示：

圖2 數字濾波器頻響圖

濾波后，進行兩倍抽取，數據率降為80Msps。FIR濾波器采用固定系數模式，充分利用芯片內的乘法器，不過多耗用FPGA的邏輯單元，需乘法器(18bit×18bit)48個，I/Q兩路加用作數字混頻器的兩個乘法器，共需98個片內乘法器。選用的FPGA是EP2SGX90有邏輯單元共90960個，總RAM存儲位4520448bit，嵌入式乘法器(18bit×18bit)192個。

處理的數據要通過光纖傳輸，若按16bit，160MHZ時鐘傳輸，IQ兩路數據從一根光纖交替傳輸，傳輸的速率為：16×10/8×160=3200Mbps，所以選用一款4Gbps的多模雙向光模塊能夠實現數據的傳輸。該光模塊還可接收控制信號，控制數字接收機的工作狀態、模式。

5 結果分析

通過Quartus II軟件，運行Signal Tap工具觀測信號波形的狀況，并導出經數字下變頻處理后的IQ數據，用MATLAB軟件作FFT分析信號質量。如圖3、圖4所示。

圖3 單頻121MHz，帶寬70MHz，采樣時鐘160MHz頻譜圖

圖4 單頻155MHz，帶寬70MHz，采樣時鐘160MHz頻譜圖

測試結果顯示：當單頻121MHz，帶寬70MHz時，信噪比SNR為66dB，無雜散動態范圍為74.8dBFS；當單頻155MHz，帶寬70MHz時，信噪比SNR為65.6dB，無雜散動態范圍為77.7dBFS。帶內起伏在1dB以內，該結果滿足系統要求。

6 結束語

大動態數字接收機較好地解決了大動態和大帶寬信號的采樣及數字下變頻處理的問題，性能穩定，配置靈活，已成功地運用于機場SMR系統中，為后續的機場SMR產業化工作提供了有力的技術保障。■

[1] James T.寬帶數字接收機[M].北京:電子工業出版社,2002.

[2] 楊小牛，樓才義，徐建良.軟件無線電原理與應用[M].北京:電子工業出版社,2001.

[3] 姜宇柏，游思晴,等.軟件無線電原理與工程應用[M].北京:機械工業出版社,2007.

[4] 馬曉巖，向家彬,等.雷達信號處理 [M].長沙:湖南科學技術出版社,1999.

[5] 王世一.數字信號處理(修訂版)[M].北京:北京理工大學出版社,2004.

[6] Samir P. Verilog HDL數字設計與綜合[M].北京:電子工業出版社,2004.

[7] Uwe MB.數字信號處理的FPGA實現[M].北京:清華大學出版社, 2003.

[8] 吳繼華，王誠.Altera FPGA/CPLD設計(高級篇)[M].北京:人民郵電出版社,2005.

Design and implementation of wideband dynamic digital receiver

He Qin

(No.38 Research Institute of China Electronic Technology Corporation, Hefei 230088, Anhui, China)

The high dynamic digital receiver is the important component of Surface Movement Radar (SMR).The selection of high dynamic ,wideband radar system operating parameter are discussed. Simulation design of digital filter with MATLB software which uses 16-bit analog convertor and large capacity FPGA to resolve the problem of high dynamic, wide bandwidth range and digital down conversion. And the data transmission with high speed fiber gives the design analysis and measurement result that the SNR meets the requirement of dynamic range for the system. The module has higher performance than analog receiver, which provides the resolving scheme of high performance digital receiver for modern radar, and it has wide future application.

surface movement radar;digital down conversion;FPGA;digital filter

國家科技支撐計劃(No.2011BAH24B05)

2016-07-04;2016-09-07修回。

何勤(1966-)，男，高工，主要研究方向為雷達數字化接收機。

TN97

A