電化學沉積設備在集成電路制造中的應用及發展現狀

劉永進

(中國電子科技集團公司第四十五研究所，北京101601)

電化學沉積設備在集成電路制造中的應用及發展現狀

劉永進

(中國電子科技集團公司第四十五研究所，北京101601)

根據集成電路發展的趨勢，分析了電化學沉積設備在集成電路行業的應用。通過及國外各主流設備的特點及國內設備的現狀闡述，指出了國內在電化學沉積設備及技術方面，與國外水平存在巨大的差距。

電化學沉積；集成電路；應用

集成電路向“高集成度、高可靠性、高速率、低功耗”發展，制造工藝不斷變革。

（1）隨著半導體技術的發展，集成電路線條更加微細化，微結構尺寸小，僅有0.1～1 μm，而銅的電阻率比鋁小，抗電遷移能力比鋁好、擴散迅速，130 nm及以下集成電路工藝均應采用銅互聯工藝[1]。

（2）集成電路封裝向圓片級封裝（WLP）和三維疊層封裝（3D）等先進封裝方向發展，而凸點（Bump）、重分布層（RDL）、硅通孔（TSV）等均為先進封裝的關鍵工藝技術[2]。

1　設備應用

半導體晶圓電化學沉積（Electrical ChemicalDeposition，簡稱ECD）設備是半導體技術進入130nm技術節點芯片制備和集成電路圓片級封裝（Wafer Level Package，簡稱WLP）、三維疊層封裝（3D）所必需的工藝設備，主要用于集成電路芯片制作中的大馬士革銅互連工藝和晶圓封裝工藝中微凸點（Bumping）制作、銅重分布層（RDL）、硅通孔（Through Silicone Vie，簡稱TSV）填充等，是集成電路制造的關鍵工藝設備。

圖1　集成電路銅互聯

（1）銅互連工藝流程如圖3所示，晶圓級電化學薄膜沉積（ECD）設備是完成銅互聯銅填充工藝的關鍵設備。

（2）隨著封裝結構尺寸的縮小和對尺寸一致性要求的提高，印刷等工藝無法滿足使用要求，而蒸鍍、濺射等由于工藝時間太長、材料利用率低等問題也不適用于此類應用，這些工藝均主要通過電化學沉積（ECD）實現。……