基于FPGA和高速串行接口AD轉(zhuǎn)換器AD7476的接口應(yīng)用

王連華 北京航空航天大學(xué)自動化科學(xué)與電氣工程學(xué)院

基于FPGA和高速串行接口AD轉(zhuǎn)換器AD7476的接口應(yīng)用

王連華 北京航空航天大學(xué)自動化科學(xué)與電氣工程學(xué)院

在科學(xué)研究、工程應(yīng)用、工業(yè)生產(chǎn)中，數(shù)據(jù)采集系統(tǒng)的設(shè)計與實現(xiàn)對數(shù)據(jù)的通信接口提出了要求。基于FPGA與高速串行接口AD轉(zhuǎn)換器AD7476，本文論述了線性序列機的設(shè)計方法，實現(xiàn)了儲罐底板三維漏磁檢測器的數(shù)據(jù)采集方案。實踐證明該方法簡單、實用，為工程應(yīng)用提供了支持。

線性序列機，F(xiàn)PGA，數(shù)據(jù)采集，接口

引言

高速串行接口(HSSI)，是由Cisco System和T3plus Networking公司共同推出的串行接口標(biāo)準(zhǔn)。 FPGA作為可編程邏輯器件, 以其高性能和靈活性廣泛應(yīng)用在接口邏輯，數(shù)據(jù)通信，信號處理等領(lǐng)域。將FPGA編程的靈活性和高速串行接口的可靠性結(jié)合, 實現(xiàn)AD7476的數(shù)據(jù)采集功能。

1.AD7476 的特點及操作時序

12位AD7476是逐次逼近式ADC，模擬輸入范圍為0V～電源電壓，其吞吐率高達1MSPS而功耗僅15mW，采用6針腳的SOT-23封裝。數(shù)字接口通過高速串行接口與外圍器件連接，與SPI[1]、QSPIMICROWIRE和DSP兼容。AD7476接口時序如圖1所示。它的工作方式是：在使能信號CS保持低電平的狀態(tài)下，數(shù)據(jù)由Vin輸入，在輸入時鐘SCLK的上升沿由移位寄存器移動到SDATA信號線[2]，經(jīng)過16次的時鐘信號，完成16位數(shù)據(jù)的傳輸[3]。

2.基于FPGA的高速串行接口設(shè)計

高速串行接口適用于主芯片與從芯片的連接, 在系統(tǒng)設(shè)計中，可編程芯片F(xiàn)PGA作為主芯片， AD7476芯片作為外圍從芯片通過高速串行接口連接至FPGA芯片。該系統(tǒng)選用Altera公司的FPGA芯片,該公司的產(chǎn)品芯片功能全面,性價比高。 AD7476支持高速串行接口與外圍器件連接。通過硬件電路設(shè)計實現(xiàn)高速串行接口的物理連接。器件連接原理如圖2所示[4]。

FPGA內(nèi)部高速串行控制電路采用Verilog HDL語言編程，基于線性序列機的思想，完成AD7476的接口設(shè)計。軟件發(fā)起控制命令后，產(chǎn)生AD_START脈沖信號，標(biāo)志開始采集,計數(shù)器開始計數(shù)。與計數(shù)器相配合,根據(jù)AD7476的時序要求發(fā)出相應(yīng)的控制信號。在時序控制電路的作用下，將16位串行總線的數(shù)據(jù)移位到AD_DATA上，完成AD轉(zhuǎn)換和數(shù)據(jù)采集。其時序控制電路設(shè)計流程如圖3。

3.仿真驗證

圖1 AD7476接口時序圖

ModelSim是優(yōu)秀的HDL語言仿真軟件，提供友好的仿真環(huán)境，個性化的圖形界面和用戶接口，為用戶調(diào)試提供強有力的手段[5]。本文采用Verilog HDL語言編寫testbench文件在Modelsim進行測試。時序仿真結(jié)果如圖4所示，基于線性序列機思想，實現(xiàn)了AD芯片的使能信號的開關(guān)，時鐘信號的產(chǎn)生和數(shù)據(jù)信號的傳輸，驗證了設(shè)計方案的可行性。仿真結(jié)果中有一定的延時, 這是在實際工程中也會出現(xiàn)的情況。

4. 結(jié)語

基于FPGA與高速串行口AD轉(zhuǎn)換器AD7476，本文論述了線性序列機的設(shè)計思想，實現(xiàn)了數(shù)據(jù)的可靠通信。經(jīng)仿真結(jié)果驗證，該接口的設(shè)計正確、可行。高速串行接口適合于高速數(shù)據(jù)采集系統(tǒng)與主機進行數(shù)據(jù)通信，為儲罐底板漏磁檢測系統(tǒng)提供了方便、快捷和可靠的接口解決方案。

[1] 蘇旭武，吳斌方，楊光友，程良明.基于FPGA的SPI接口AD轉(zhuǎn)換器TLV2543的接口應(yīng)用[J].軟件導(dǎo)刊，2006(13)∶74-76.

[2] 李志剛，李強，陳雪峰.基于FPGA和SPI接口DAC在某導(dǎo)航雷達前端控制中的應(yīng)用[J].信息化研究，2012(5).

[3] 王玨文，金偉信，蔡一兵，顏莉萍.基于FPGA的SPI總線接口的實現(xiàn)[J].現(xiàn)代電子技術(shù)，2010, 33(14)∶102-104.

[4] 何丹，李樹國SD存儲卡接口SPI模式的FPGA實現(xiàn)[J].微電子學(xué)，2014(2).

[5] 于斌，謝龍漢.MODELSIM電子系統(tǒng)分析及仿真[M].北京：電子工業(yè)出版社，2014.

圖2 FPGA與AD7464連接原理框圖

圖4 時序仿真結(jié)果

圖3 時序控制電路設(shè)計流程圖

TP21