一種低功耗高效率的雙向AXI2AHB總線橋設計與實現

焦龍濤，高 欣

(1.中國電子科技集團公司第五十四研究所，河北 石家莊 050081；2.中國人民解放軍63916部隊，北京 100089)

一種低功耗高效率的雙向AXI2AHB總線橋設計與實現

焦龍濤1，高 欣2

(1.中國電子科技集團公司第五十四研究所，河北 石家莊 050081；2.中國人民解放軍63916部隊，北京 100089)

為了方便不同IP(intellectual property)核之間通信，針對廣泛使用的AXI與AHB這2種總線，提出了一種低功耗高效率的雙向AXI2AHB總線橋的設計與實現方法。介紹了這2種總線協議的特點，闡述了AXI2AHB總線橋的設計結構和實現方法，并采用多事務處理、寫數據預讀策略以及低功耗優化技術。使用Verilog語言在modelsim工具下進行了驗證，仿真結果表明該總線橋能較大提高SoC芯片的系統帶寬利用率并降低芯片產生的功耗。

AXI總線；AHB總線；總線橋；雙向；低功耗

0 引言

為了使基于不同總線的IP核之間能夠進行數據傳輸，必須使用總線橋來完成總線協議轉換。針對目前ARM公司的AMBA3.0總線規范中的AXI與AHB總線，旨在構造一個AXI總線與AHB總線之間的雙向通路，設計出雙向AXI2AHB總線橋，該雙向總線橋實現了多個AXI設備與多個AHB設備之間的相互訪問，并且采用多事務處理、寫數據預讀策略以及低功耗優化技術，使之性能更佳、功耗更低[1-3]。

1 AXI、AHB總線及總線橋概述

AXI總線協議是ARM公司提出的AMBA3.0協議中核心部分，它是面向高性能、高頻率和高帶寬的系統設計。采用獨特分離的地址、控制和數據通道，支持非對齊的數據傳輸和亂序訪問。基于猝發的傳輸方式，啟動傳輸時只需首地址，再加上對讀、寫和地址/控制通道的有效利用，能使系統以更小的面積獲得更高的性能和效率[4]。

AXI總線具有以下特點：① 單向通道體系結構。數據流在通道中以單方向傳輸，簡化了數據雙向傳輸的等待時間，顯著提高了帶寬利用率。② 支持多項數據交換。通過并行和亂序訪問猝發操作，極大地提高了數據吞吐能力，可在更短的時間內完成任務，既可以滿足高性能要求，同時也減少了系統功耗。③ 分離的地址和數據通道。將地址和數據通道分離，可以單獨對每一個通道進行優化，通過對時序通道的控制，可將時鐘頻率提到最高，并將信號時延降到最低[5]。

AHB總線是ARM公司推出的主要用于高性能IP之間連接的總線，數據總線寬度支持32位～128位。AHB總線有效支持了處理器、直接儲存器、外部儲存器和低功耗外設接口之間的連接，具有猝發傳輸、分塊處理、單時鐘沿操作和更寬的數據總線架構等特點。AHB總線傳輸為地址/數據分離的二級流水線操作，通過從設備驅動的HRESP和HREADY應答信號控制數據操作的等待周期長度[6-7]。

總線橋的目的就是實現不同總線之間的協議轉換，它具有2種含義：① 通過實現總線橋兩側不同總線接口信號之間的轉換，完成不同總線標準之間接口信號的匹配；② 通過對總線橋兩側總線接口信號的時序調整，以符合相應總線標準的時序規范[8]。通過使用總線橋可以有效解決IP核直接接入系統總線所造成2個缺點：① 不同IP的工作頻率不同，會加大系統架構的復雜度，降低系統總線的工作效率；② IP的帶寬不同，容易造成帶寬資源浪費。這樣不同總線之間就能夠更順利地進行數據交換和相互通信。

2 雙向AXI2AHB總線橋的設計

AXI2AHB總線橋在SoC中的位置如圖1所示。從圖中可以看出，通過雙向AXI2AHB總線橋，可以實現AXI(AHB)主設備訪問AHB(AXI)從設備。雙向AXI2AHB總線橋作為AXI(AHB)總線的從設備，當AXI(AHB)總線主設備進行數據傳輸時，由雙向AXI2AHB總線橋內部的主設備模塊決定讀或寫AHB(AXI)總線連接的從設備，其內部結構如圖2和圖3所示。

圖1 雙向AXI2AHB總線橋在系統中的位置

圖2 單向AXI2AHB總線橋架構

圖3 單向AHB2AXI總線橋架構

從功能上講，雙向總線橋可以分成2部分：① 單向AXI2AHB總線橋從設備將接收到的AXI協議信號轉換成AHB協議信號，通過總線橋主設備外接AHB總線，如圖4所示；② 單向AHB2AXI總線橋從設備將接收到的AHB協議信號轉換成AXI協議信號，通過總線橋主設備外接AXI總線，如圖5所示[9]。

圖4 AXI到AHB總線的接口轉換

圖5 AHB到AXI總線的接口轉換

3 雙向AXI2AHB總線橋的實現

AXI主設備對AHB從設備進行訪問，雙向AXI2AHB總線橋則將AXI主設備的輸出信號轉換為AHB從設備的輸入信號，AHB從設備的輸出信號轉換為AXI主設備的輸入信號；AHB主設備對AXI從設備進行訪問，雙向AXI2AHB總線橋則將AHB主設備的輸出信號轉換為AXI從設備的輸入信號，AXI從設備的輸出信號轉換為AHB主設備的輸入信號[10]。

3.1 AXI2AHB總線橋的實現

AXI2AHB總線橋主要由寫地址通道、寫數據通道、寫響應通道、讀地址通道和讀數據通道5部分組成。該橋通過上述5個通道來完成來自AXI主設備的讀、寫命令的操作，全部5個通道使用相同的VALID/READY握手機制傳輸數據及控制信息。傳輸源通過VLAID信號表明何時的數據或控制信息有效，目的源產生READY信號來表明已經準備好接受數據或控制信息，在VALID和READY信號同時為高的時候，開始傳輸信息。

當一個來自于AXI主設備的讀命令到達時，總線橋先把讀命令放置于讀地址通道中，AHB從設備從讀地址通道中取走讀命令的相關信息，并把AXI主設備要讀取到的數據放置于讀數據緩沖器，同時會把讀響應等相關信息一起置于讀數據緩沖器。AHB從設備會不斷地檢查讀數據緩沖器是否為空，如果非空，則取出讀數據并放置到總線橋讀數據通道上，并根據讀取信息產生Rlast信號和RID。

當一個來自于AXI主設備的寫命令到達時，總線橋先把寫命令放置于寫地址通道內，然后，AHB從設備從寫地址通道內取走寫命令的相關信息，并開始準備接收數據。與寫命令的通道獨立，只要有寫數據寫入并且寫數據緩沖器非滿，AXI 主設備先把寫數據放置于寫數據緩沖器，AXI總線接口的信號Wlast與Wstrb也會一起存入。總線橋把AHB從設備產生寫響應的相關信息和BID存入寫響應緩沖器，總線橋會不停地監聽寫響應緩沖器的狀態，如果非空，總線橋會把寫響應信息以及BID 取走，并置于寫響應通道上，再傳送給AXI主設備。

3.2 AHB2AXI總線橋的實現

與AXI2AHB橋相似，AHB2AXI橋的主要功能是實現從AHB總線到AXI總線的協議轉換。由圖3和圖5可知，該橋帶有一個AHB從設備的接口與一個AXI主設備的接口。從功能上講，總線橋通過AHB從設備接口接收AHB總線協議，內部轉換成AXI總線協議，通過AXI主設備接口外接AXI總線。由于AHB2AXI總線橋的數據流與AXI2AHB總線橋相反，處理方式也相近，因此，對于AHB2AXI橋的設計不再做詳細分析[11-12]。

3.3 高效率策略分析

高效率意味著高帶寬利用率，由于總線橋接入到高性能系統總線AXI，因此需要盡量提高AXI主設備單元對系統帶寬的利用效率。為了提高帶寬利用率，改進的思路是盡可能減少每個環節的等待時間，本文采取了2個措施：① 實施AXI協議所支持的多事務處理；② 采用寫數據預取策略[13]。

3.3.1 多事務處理

如圖6(a)中，AXI主設備寫數據的時候，基本傳輸流程是：

地址通道握手→數據通道握手→反饋通道握手→新的地址通道握手。

傳統的傳輸方式會造成數據通道和地址通道之間存在等待反饋信號的問題，每次傳輸數據時必須等待上一次傳輸完成后才能進行下一次傳輸。實際上，AXI總線協議定義了5個分離的單向通道，能夠支持亂序傳輸。在圖6(b)中，AXI主設備可以連續向從設備發送多個訪問請求，在一個訪問正在進行的同時可以發布新的訪問請求，這樣可以減少通道之間額外的時間開銷，提高總線帶寬利用效率，同時也可以讓目標設備提前準備接收數據。

圖6 多事務處理技術的示意圖

3.3.2 寫數據預讀

AXI主設備主動預取寫數據，可以避免AXI主設備必須等待wready信號生效后才發送數據，在從設備就緒之前把數據發送出去，使得wvalid信號先于wready信號，從而減少寫數據通道的無效等效時間，提高了系統帶寬利用率。

圖7為寫數據通道的時序示意圖，從圖中可見，寫數據D0和D3在wready信號生效之前就已經生效，避免了AXI主設備等待wready信號生效的時間冗余，可以提高帶寬利用率。

圖7 寫數據通道的時序示意圖

3.4 低功耗優化設計

由于AXI總線優越的性能和低時延，使得集成在SoC上的標準化IP越來越多，但是AXI總線自身提供的低功耗控制手段過于單一，實際降低的功耗并不是很理想。考慮到AXI總線本身具有很好的可擴展性，可以對AXI總線進行一定的低功耗優化技術擴展，以達到降低功耗的效果[14]。

對于AXI總線來說，數據位寬最高可以達到128 bytes，地址位寬也有32 bits位寬。如果地址從0xFFFFFFFF變化到0x00000000，所有的地址線都會翻轉，就會有32根線發生跳變。由于跳變造成的功耗對整個系統的功耗影響很大，所以盡可能地降低總線翻轉頻率是節省總線功耗的唯一方法。

本文設計的總線橋當主設備通過總線橋每次傳輸數據時，在當前傳輸數據與上一次傳輸數據之間進行判決，判決結果顯示傳輸當前傳輸數據時總線翻轉次數超過預定次數，則通過指示信號改變當前傳輸數據每一位的高低電平極性。例如：主設備傳輸的數據從Data10xCCCCCCCC變成Data20xCC333333，需要翻轉24 bits信號，而只有8 bits信號不變化。主設備可以改變極性指示信號，同時也把數據變為Data30x33CCCCCC(按之前的電平表示方式，實際上二進制顯示仍為0xCC333333)，這樣，只需要翻轉9根數據線。由于數據線走線比較長，負載比較多，所以在密集傳輸過程中減少數據線的翻轉，可以達到降低功耗的效果，示例如圖8所示。

圖8 極性反轉bit示例

使用ESL(電子系統級別)平臺構造雙向總線橋的仿真環境[15-16]，運行Dhrystone基準程序，在極性反轉和非極性反轉2種情況下的總線橋中的總線翻轉率比較如下：極性反轉指示的數據傳輸比不帶極性反轉的數據傳輸在22 ms 內的平均翻轉率下降41%，如圖9所示。

圖9 2種環境下Drystone程序運行的總線翻轉率對比

4 AXI2AHB總線橋的驗證

本文使用Verilog語言在modelsim平臺建立工程，實現了雙向AXI2AHB總線橋，在testbench中設定一個虛擬的設備存儲，再建立一個模擬讀寫的AXI或AHB主設備模型。

AXI總線向AHB總線寫數據時，wvalid(圖10中m1_ wvalid)信號為1，如圖11所示仿真了突發類型為AWBURST[2：0] = 000(FIXED)時的傳輸情況，地址以固定式突發讀寫隨機輸入，AXI2AHB總線橋兩側的AXI總線地址、數據、控制信號和AHB總線地址、數據、控制信號完全對應。

圖10 AXI總線到AHB總線讀、寫數據仿真

AHB總線向AXI總線寫數據時，HWRITE信號為1，圖11為仿真單次寫傳輸的情況，AHB2AXI總線橋兩側的AHB總線地址、數據、控制信號和AXI總線地址、數據、控制信號完全對應。

圖11 AHB總線到AXI總線讀/寫數據仿真

5 結束語

設計了一種支持多個主設備與多個從設備連接的雙向AXI2AHB總線橋，既可以實現AXI總線到AHB總線的轉換，也可以實現AHB總線到AXI總線的轉換，同時經過優化也提高了效率，并降低了功耗。通過編寫激勵文件在Modelsim的仿真環境下進行了驗證，驗證結果表明了所設計的雙向AXI2AHB總線橋符合片上總線轉換的要求。當前隨著SoC設計技術的不斷提高，該設計提高了IP核的復用率，將會廣泛用于SoC設計中。

[1] PrimeCell.Infrastructure AMBA3 AXI Register Slice(BPl30) Technical Overview[R].ARM Co.Ltd.,2004.

[2] Pasricha S,Dutt N.On-Chip Communication Architectures：System on Chip Interconnect[C]∥Morgan Kaufmann,2008:150-157.

[3] Jung H K,Jin X Z,Jung Y J.Design of Multimedia SoC Platform with a Crossbar On-Chip Bus for Embedded Systems[J].Network Computing and advanced InformationManagement，2008,1(9)：292-297.

[4] 蔣周良,權進國,林孝康.AMBA總線新一代標準AXI分析和應用[J].微計算機信息,2006,10(2)：275-277.

[5] 李 瑞,張春元,羅 莉.三種常用 SoC 片上總線的分析與比較[J].單片機與嵌入式系統應用,2004(2)：5-8.

[6] 閆啟政,李 斌,沈貴元.一種基于AMBA總線的SoC硬件加速器設計[J].無線電通信技術,2015,41(1)：71-73.

[7] 劉林海.AHB總線分析及從模塊設計[J].無線電通信技術,2007,33(3)：33-38.

[8] 楊舜琪.AMBA AXI4 總線的研究與實現[D].哈爾濱：哈爾濱工業大學,2011.

[9] 夏 宏,郝春娥,閆江毓.雙向AHB-WISHBONE總線橋的設計與驗證[J].計算機工程與科學,2011,32(6)：2201-2204.

[10] 胡景華.基于AXI總線的SoC架構設計與分析[D].上海：上海交通大學,2013.

[11] 閆 改,郭曉光.基于DSP的PCI總線高速DMA數據傳輸[J].無線電工程,2013,43(8)：19-21,32.

[12] 邢悅新,王景偉,孫彥臣,等.傳感信息無線傳輸系統設計與實現[J].無線電工程,2015,45(3)：7-9.

[13] 梁天永.IP集成方案研究與DFI-AXI總線橋的設計[D].廣州：華南理工大學,2010.

[14] 王 艷.基于AMBA AXI總線的低功耗擴展設計[J].計算機與信息技術,2008(12)：105-108.

[15] 尚軍輝.通用 SOC 系統的低功耗設計方法[J].中國集成電路,2013(9)：23-30.

[16] 姚 剛.ESL設計方法在中國設計業生根[J].電子設計技術,2006(10)：140.

Design and Verification of a Low Power and High Efficiency AXI2AHB Bidirectional Bridge

JIAO Long-tao1,GAO Xin2

(1.The 54th Research Institute of CETC,Shijiazhuang Hebei 050081,China；2.Unit 63916,PLA,Beijing 100089,China)

To make a convenient connection among different IP(intellectual property) cores,a design of Low Power High Efficiency bidirectional bus bridgeis proposed in view of AXI and AHB buses.Firstly,the characteristic of the two buses is described.And then a conclusion of the designing and implementing technique of the bidirectional bus bridge is reached accordingly,in combination of multi-transaction processing,write data prefetching strategy,and low powertechnology.Finally validation is implemented utilizing Verilog language under the environment of modelsim.Simulation results show that the bus bridge could greatly improve the system bandwidth utilization and reduce the power of the SoC chip.

AXI bus;AHB bus;bridge;bidirectional;low power

10.3969/j.issn.1003-3114.2017.02.20

焦龍濤，高 欣.一種低功耗高效率的雙向AXI2AHB總線橋設計與實現[J].無線電通信技術，2017，43(2)：78-82.

2016-11-22

國家部委基金資助項目

焦龍濤(1990—)，男，碩士研究生，主要研究方向：數字集成電路設計。高 欣(1987—)，女，助理工程師，主要研究方向：數字集成電路設計。

TP336

A

1003-3114(2017)02-78-5