PCB設計中電磁兼容技術的應用研究

熊寧

（中國電子科技集團公司第七研究所，廣東 廣州 510310）

PCB設計中電磁兼容技術的應用研究

熊寧

（中國電子科技集團公司第七研究所，廣東 廣州 510310）

在電子技術發展的大背景下，PCB板有著越來越高的集成度。但是，在電路板的設計中，電磁兼容問題也變得越來越突出。因此，本文從實際情況入手，對PCB設計中電磁兼容技術應用的相關內容進行探究，從而為有關單位及工作人員提供一定的參考。

PCB設計；電磁兼容技術；應用

在電子系統和設備的前期設計開發中，需要充分考慮電磁兼容性指標，并且電磁干擾的國際標準已經出臺。所以，在進行電路板布局與布線時，必須將其作為重點看待。即便能夠正確地設計出電路原理圖，但是沒有正確設計電路板，也會出現電磁干擾，從而大大降低電子設備的可靠性。因此，在PCB板的設計中電磁兼容性十分重要。

1 電磁兼容技術概述

國內外的很多經驗證明，在研制生產產品時，越早關注和處理掉電磁兼容性問題，就能夠大大節省物力和人力投入。不管是簡單的裝置還是復雜的系統，只有這三個條件共同存在，才能夠出現電磁干擾：①具有干擾源；②具備傳播干擾能量的通道和途徑；③干擾對象要對其進行響應。因此，對干擾源源電磁輻射的控制，切斷或者抑制電磁干擾的耦合通道，提升敏感設備的抗干擾能力，是系統電磁兼容性及設備設計的重要內容［1］。

1.1 干擾新路

電子裝置內的單元電路需要設計及選用自身電磁抗干擾能力強、輻射小的線路形式。信號小的放大器需要增加線性動態范圍，從而提升電路的過載能力，降低非線性損失。在甲類狀態內運行功率放大器后，會生成最少量的諧波；在乙類工作時，需要通過推挽的方式控制二次諧波。在射頻放大中應用丙類狀態，為了抑制諧波電平，應該應用高Q濾波器和銳調諧波器［2］。

1.2 科學布局電路與器件

將容易受到影響的單元電路與敏感元器件盡量遠離干擾源；妥善隔離開輸出和輸入口；將低電平電纜和高電平電纜及脈沖引線分布置。

1.3 合理的電磁屏蔽

將干擾源用屏蔽體包封，能夠避免向外傳播干擾電磁輻射波；對被干擾的電路用屏蔽體包封，能夠阻止不良的能量進入。電磁屏蔽盡管可以有效切斷遠場輻射與進場感應燈電磁干擾的傳播通道，而且對電子設備的散熱也會產生影響，維修困難，增加成本，需要合理設計。

1.4 科學設置接地系統

將低阻抗地線設置出來，合理設計設備與單元電路的電纜屏蔽層、接地系統的限號電路屏蔽體和接地屏蔽體，選擇應用科學的阻隔地環路干擾系統。

2 在PCB設計中如何應用電磁兼容技術

現階段，產品內的電磁兼容問題時常出現在檢測單位測試分析電磁兼容的情況，甚至在投入應用了產品出現問題后才采取措施解決。這樣不但浪費時間，而且對于出現的問題難以從根本上予以解決。所以，在開發產品時就設計電磁兼容。因為有較大的密度存在于PCB板上的電子器件中，走線也變得狹窄，并且會逐漸增高信號的頻率，從而不可以避免地會出現一些問題。因此，設計的主要目的是不會干擾到上部電路之間的信號，從而盡可能降低印制板對外傳導的信號，從而達到有關標準規定。

2.1 合理布置元器件

首先分組處理板上的元器件，目的是分割印制板上的空間，相同組別的放在一起，在空間上以免各組元器件互相干擾。通常先根據應用電源電壓進行分組，再根據高速和低速、數字和模擬及其電流的大小等進行分組。分開設置那些不相容的器件，比如關鍵的集成電路和發熱的元器件要分開設置，屏蔽那些磁性元器件，CUP時鐘發生器同敏感器件要保持一定的距離。

按照元器件在板上的具體位置確定連接器及引腳，最好在印刷板的一側放置所有的連接器，盡量防止將電流從兩側引出來，目的是降低共模電流輻射。

2.2 選擇印制板電路板

單面、雙面和多層板是印制電路板的主要種類，在中密度、低密度的電路及較低集成度的電路中會經常應用單面和雙面板。在高集成度芯片及高密度布線的高速數字電路中比較適合應用多層板。

2.3 布置地線

在布置地線時，“分地”是首先要考慮的問題，研究是按照電源電壓的差異，分別將地線設置到數字電路與模擬電路中，將專門的地層線設置到多層印制板中，通過“劃溝”的方法在地線層上分地。然而，分地并非是完全隔離開各種地，而是在合適的位置連接起不同的地段，從而更好地連接起整個地段，也可以用“橋”的特性來解釋短接通道。橋面的寬度要適中。

在地線布置的過程中，應注意以下幾點：①對于地線層上的溝，多層板信號層上的高速信號軌線是不可以橫跨的；②只將一個地線引腳設置到A/D變換器芯片中，需要在數字地橋和連接模擬低中安放該芯片，防止回流數字信號繞溝運行；③防止在地線溝上跨裝連接器，由于有較大的差異存在于溝兩側的地電位中，這樣通過外接電纜后，很容易出現共模輻射干擾；④一般通過井字型的網狀結構布設雙面板的地線，也就是一面設置成幾條與其垂直的地線，一面設置為梳形結構的地線，通過過濾孔連接交叉處。因為網狀結構可以減小信號電流的環路面積。盡可能加粗布設地線，從而降低地線中的分布電感。

2.4 布置電源線

通過給板上的數字邏輯器件對印制板上的電源進行供電，并且有瞬態變化的供電電流存在于線路中，所以會有電磁相空間內輻射騷擾整個線路運行。電感在供電線路內會誘發共阻抗耦干擾，還會誘發供電電壓的振蕩及影響集成片的相應速度。通常利用減小供電線路及濾波去耦的方法對電源中存在的騷擾進行抑制。

通過軌線對雙板進行供電。盡可能加粗布設軌線對，并且要互相接近。需要盡可能降低和縮小供電環路的面積，電源的供電環路不要互相重疊。但是，如果印刷版上布線密度較大，則很難達到上述要求，而應在板上插入小型電源母線進行供電。要通過專門的地線層與電源層對多層板進行供電，間距小，面積大，特性阻抗控制在1Ω以下。

2.5 布置信號線

如果信號線是不相容的，其應遠離大小電流、高低電壓等，不應該平行布線。不同層上的信號走向需要互相垂直，這樣能夠降低線間的磁場和電場耦合干擾。最好按照信號的流向順序安排布置信號，防止向輸入信號的區域內再次折回一個電路的輸出信號。同時，高速信號的走線設置應盡量地短，防止對其他信號產生影響。必要時可以將隔離地線安設到雙面板高速信號的兩邊。而且需要按照時鐘線的長短來布置多層板上的高速時鐘線，并且應用一定的屏蔽措施。此外，需要周密考慮信號阻抗匹配問題。就阻抗匹配而言，指的是信號線特性阻抗和信號線的負載相同。特性阻抗和地線的距離、板材的介電常數、信號的寬度等物理因素有關，屬于固定的信號特征。一旦阻抗匹配不合理，將會造成傳輸信號反射，導致有振蕩問題出現在數字波形中，從而誘發邏輯混亂問題。一般信號線的負載芯片是穩定的。信號走線時本身特性阻抗的改變是導致信號不匹配的主要原因。比如，走線拐彎、通過過孔、寬窄不一等。因此，在布線的過程中，需要應用合理的對策，確保全程布置信號線時都有相同的特性阻抗。

3 結語

電磁兼容屬于一種全新的綜合性學科，主要對抗干擾與電磁干擾等問題進行研究。但是，在各種電子系統設備中所應用的電子器材仍是將電路板作為主要的裝配結構。大量的實踐驗證，即便能夠正確地設計電路原理圖，但沒有正確設計抑制電路板，也會在某種程度上影響電子設備的工作性能。因此，為了能夠有效解決這個問題，在PCB設計中應用了電磁兼容技術。

［1］周春梅.提高PCB設計中的抗干擾能力和電磁兼容性［J］.安徽電子信息職業技術學院學報，2010（6）：854-857.

［2］戴文，王芳，劉燕竹.高速數字電路PCB設計中的阻抗控制［J］.電子技術應用，2006（6）：113-115.

Application of EMC Technology in PCB Design

Xiong Ning

（The 7th Research Institute of China Electronic Technology Group Corporation，Guangzhou Guangdong 510310）

In the background of the development of electronic technology,the PCB board has more and more high integration,but in the design of the circuit board,the problem of electromagnetic compatibility is becoming more and more prominent.Therefore,from the actual situation,this paper explored the PCB design in the application of electromagnetic compatibility technology related content,so as to provide some reference for the relevant units and staff members.

PCB design；EMC technology；application

TN402

A

1003-5168（2017）05-0132-02

2017-04-12

熊寧（1984-），男，助理工程師，研究方向：電磁兼容測試、保密技術管理。