高速電路系統設計中的端接匹配分析與選擇

黃世瑜

（四川職業技術學院電子電氣工程系，四川遂寧629000）

高速電路系統設計中的端接匹配分析與選擇

黃世瑜

（四川職業技術學院電子電氣工程系，四川遂寧629000）

端接匹配是影響電磁兼容性的一個非常重要的因素．本文就電磁環境的組成、常見的端接匹配電路模型進行測試、分析比較，在不同系統電路結構中通過合理的選擇端接匹配方式，達到整機系統線路的阻抗匹配，提高高速電路系統抗干擾能力．

端接；電磁兼容性；印刷線路板；匹配

在高速電子系統電路設計中，電子線路系統的電氣特性設計重點為正時、信號質量與電磁干擾（El ect ro M a g net i c I nter ference，簡稱E M I）的控制．當前，電子系統技術向高集成度、高密度、小型化、低功耗方向發展，就要求電子線路印刷板（P r i nte d C i rcu i t B o a r d，簡稱PC B）的密度越來越高、線路板層數越來越多，因此電子線路印刷板的相關技術的水平也越來越高，電子線路印刷板設計的好壞將直接影響高速電子系統的抗干擾能力．為實現高速電路系統性能穩定性與可靠性達到最佳的目的，在線路板系統設計中，在要求線路板合理的布局、布線以及選用優化選用合適的元器件選擇之外，極間信號的端接匹配也是影響電磁兼容性（El ect ro ma g net i c C o mpa t i b i l i t y，簡稱E M C）的一個重要因素．合理的選用端接匹配電路及元器件參數達到高速電子系統電路的極間阻抗匹配，是減輕反射信號影響，提高電路系統抗干擾能力的一種有效可行的手段．

1 電磁環境的組成

電磁環境是指給定場所存在的電磁現象的總和，是環境中普遍存在的一種電磁感應干擾現象．電磁環境包含空間、時間和頻譜三個要素．在電子系統電路中，一個簡單的電磁環境結構主要由電磁干擾源、耦合路徑、接收器三個部分組成，如圖1所示．

電磁干擾源種類繁多，在高速電子系統中干擾來源可分為自然干擾源和人為干擾源.自然干擾源主要包含：大氣噪聲干擾，如太陽黑子活動期產生的黑子爆發；如雷電等自然現象產生的火花放電；靜電放電，在靜電放電過程中形成強大的瞬間電流和電磁脈沖形成干擾.人為干擾源指而電子電氣系統設備產生的電磁干擾，人為干擾源主要包含：無線電發射設備，如廣播系統、通信系統、電視系統、雷達系統等；工業、醫療(I S M)設備等，如高頻電焊機、感應加熱設備；機電控制設備，如繼電器、伺服電機；電網干擾，如工頻電網的電磁場和大地漏電流產生的干擾．這些干擾源在高速系統電路中通過電源線路、寄生參數和雜散的電磁場耦合，會產生大量的電磁干擾，將影響電子系統設備的正常工作．

圖1 電磁環境模型的組成

耦合路徑是指在電路系統中部分或全部電磁能量從規定源電路傳輸到另一接收電路或裝置所經由的路徑.在電路系統中耦合路徑主要為傳導耦合、磁場耦合、電場耦合、輻射耦合、靜電放電等多種形式.電子系統中極間信號傳導常見的耦合路徑方式是輻射耦合路徑與傳導耦合路徑.其中，在高速系統電路輻射耦合路徑是一種最為普遍耦合路徑，在高頻、高速系統中應盡量的克服；低速系統電路中傳導耦合路徑為主要的一種表現形式，在低頻、低速系統電路中電路優化設計時主要應主要考慮的對象．當然，在高速系統電路綜合設計時，信號也能夠通過導體傳導耦合在電路系統級間建立傳導耦合路徑，由于導線、元器件引腳、焊點、過孔等處存在分布電容、電感及直流損耗電阻分布參量，在低速系統中這些分布參量可以忽略不計，而在高速系統中分布參量將影響電路的穩定性與可靠性，導致系統工作不正常，形成R L C串并聯網絡回路，將接受環境噪聲并將它傳遞到電路的其余部分，產生信號干擾．

由于有傳導、磁場、電場、輻射等耦合現象存在，在高速電路系統中所有功能電路、器件或模塊電路都可以接收到電磁干擾信號，成為電磁干擾接收器．例如在數字系統電路中模擬信號處理電路、系統輸入輸出控制電路和公共電源、邏輯時鐘信號、系統總線等處容易受到電磁干擾的影響．為滿足電磁兼容性標準，需將電路系統中輻射的能量減到最小，提高系統抗干擾能力，增強其對輻射的易感性．

2 端接匹配

當信號在傳輸線中傳播時，電場就隨之建立，信號的傳輸速度取決于其在信號路徑與返回路徑周圍材料中的交變電場和磁場的建立速度和傳播速度，電路在高速運行時，減小因端接不當形成的信號反饋，使電路產生阻尼振蕩，影響電路的穩定性，引起E M I問題，要求在電路模塊前后級間進行阻抗匹配，減少這些非預期的結果．

2.1 串行端接匹配

串行端接(S er i es/S ource T er mi n a t i on)是在低速系統電路中最為常見的一種端接阻抗匹配方式.串行端接匹配方法是在系統電路中串聯插入一只阻抗匹配電阻RS來實現匹配源極驅動器（信號源）輸出阻抗與負載（本級）輸入阻抗的阻抗，使源極驅動器與負載實現阻抗匹配，電路模型如圖2所示．

為達到最佳串行端接匹配效果，在使用串行端接匹配方式時，在高速PC B線路板布線過程中，要求匹配電阻RS應盡量靠近源極驅動器端，匹配電阻阻值一般為10Ω到75Ω；匹配電阻阻值加上前級信號源的輸出阻抗應大于等于傳輸線阻抗，使電路工作在微過阻尼狀態，可以防止電路形成自激振蕩．

在圖2中，源極驅動器輸出阻抗ZS、PC B線路板布線的軌跡阻抗Z0、阻抗匹配電阻RS形成串行端接匹配方式.為實現最佳串行端接匹配效果，輸出阻抗ZS、軌跡阻抗Z0與阻抗匹配電阻RS的關系為：RS+ZS＞Z0．

RS的值計算公式為RS=(Z0-ZS)，取值為實數值.在工程應用中RS一般取值為15Ω～75Ω.

圖2 串行端接匹配模型

串行端接匹配電路的優點是電路結構簡單，插入電阻阻值較小，系統整機損耗較低．由于串聯電阻RS，在高速狀態時，信號波形上升趨勢將趨于平緩，上升或下降時間增長，傳輸中降低信號的過沖量，信號極間反饋量減少，切斷了輻射耦合路徑使電路系統電磁輻射干擾降低，增加了信號的傳輸質量，同時當驅動高容性負載時可提供限流作用，較小了信號的沖擊響應，起到了減小噪聲的目的．

串行端接匹配方式的缺點是信號的上升或下降增長了，由于RS的分壓作用，在極間匹配的前級（源極驅動器）出現半波幅度的分壓，該信號會沿傳輸路徑延遲一個時間量傳遞到負載端，持續時間為2上升或下降時間，信號源端到終端的傳輸延遲，在高速系統電路中，此傳輸延遲時間內會導致系統呈現競爭冒險現象，使輸出邏輯混亂．因而串行端接匹配方式只適合用于低速系統電路中．

在使用串行端接匹配時需要根據電路的工作形態合理的選擇，例如在串行端接匹配對于TT L或C M OS驅動電路系統，由于數字邏輯信號在高電平與及低電平狀態時，其輸出阻抗是不一致的，不能簡單的得知輸入輸出阻抗，插入串行端接匹配電阻RS值不能有效的量化，很難起到端接匹配的目的；而對于在低速系統電路或總線型負載時，串行端接匹配由于電路結構簡單，是一種最佳端接匹配方式．

2.2 并行端接匹配

并行端接匹配又稱為直流（D C）端接匹配方式，在系統極間匹配電路系統連接中，當負載端模塊電路的輸入阻抗較大時，在負載模塊的輸入端并聯一只匹配電阻RP（交流通路并聯，即RP可接電源或接地）形成并行端接匹配方式，如圖3所示．

并行端接匹配電路中，要求匹配電阻RP的阻值等于PC B線路板信號傳輸導線的特征阻抗；同時，并行端接電阻要盡量靠近負載端的位置加上拉和/或下拉阻抗，電路模型如圖3所示．

圖3 并行端接模型

在并行端接匹配電路中由于附加一個并聯端接匹配電阻RP，這樣RP∥ZL與軌跡阻抗Z0相匹配．為滿足極間前后級門限電壓要求，源極驅動器的輸出端必須能夠提供足夠高的高電平.如果并聯端接電阻RP的值太小了，在輸出為高電平狀態時，端接電路消耗的功率過大，導致后級輸入電壓過低，電路工作不可靠，因此在C M OS與TT L設計中這種設計一般不采用并行端接．

并行匹配的優點可用于分布負載，并聯端接電阻RP接電源作上拉連接方式時，可提高源極驅動器的驅動能力；當并聯端接電阻RP接地作下拉連接方式時，能提高對電流的吸收能力，并能夠吸收傳輸波以消除反射；并聯匹配的缺點是需連接電源或地，在信號傳輸中額外增加電路的功耗，同時降低系統的噪聲容限．

2.3 RC端接匹配

R C端接匹配又稱交流（AC）端接匹配，R C端接匹配是在并行端接匹配的基礎上降級電路損耗，提升系統電路的噪聲容限，使RP不直接接地，串聯一顆電容后接地．同時由于電容的存在隔離了直流，減小了直流功耗，同時具有并行端接的優點，電路模型如圖4所示．

R C端接匹配在并行端接匹配上增加了1只隔直電容元件C1，R C端接匹配和并行端接匹配方法中一樣，R用于提供匹配傳輸線的阻抗Z0，C1為R提供驅動電流并實現隔直濾波.R和C1的值由軌跡阻抗Z0、環路傳輸延遲Tpd和負載的輸入分流電容（或等效電容）Cd確定．時間常數τ=R C=3×Tpd，其中，Z0=R∥ZL，C=C1∥Cd．

圖4 端接電路模型

通過上述分析，R C端接匹配中R應等于軌跡阻抗Z0，同時時間常數τ為傳輸延時時間的2倍，在工程應用中而串接隔直電容C1容量一般取值為20p F～600p F．

R C端接匹配結合了并行端接匹配的優點，同時也克服了并行端接匹配噪聲容限低、功耗大的缺點，可在分布負載及總線布線中使用；R C端接匹配的缺點是在高速系統電路中降低了信號的傳輸速率．

2.4 戴維寧并行端接匹配

戴維寧型并行端接匹配方式又稱為電阻分壓器端接匹配，在并行端接匹配方式的基礎上增加1只電阻，其中，電阻R1結電源構成上拉形式，電阻R2接地，構成下拉形式，電路模型如圖5所示.通過上拉電阻和下拉電阻吸收反射，這樣就使邏輯高電平和邏輯低電平與目標負載相符.在戴維寧并行端接匹配結構中，R1和R2的值由軌跡阻抗Z0=R1∥R2決定.要求R1+R2+ZL的值要保證最大電流不能超過源驅動電路容量.此端接通常是為了獲得最快的電路性能和驅動分布而采用的.

圖5 戴維寧并行端接模型

戴維寧匹配的優點能夠全部吸收傳輸波以消除反射，在驅動多扇出時，負載可經分支短線沿線分布，尤其適合用于總線使用；戴維寧匹配的缺點是此端接方案降低了對源端器件驅動能力的要求，直流功耗較大，同時會降低系統噪聲容限．

2.5 二極管端接匹配

二極管端接匹配與戴維寧并行端接匹配類似，將戴維寧并行端接匹配中的電阻更換為二極管，電路模型如圖6所示，在二極管端接電路中用二極管D1和D2替換了戴維寧并行端接電路中的R1和R2以降低損耗.D1和D2用來限制來自負載的過多信號反射量．

圖6 二極管端接電路模型

對這種端接方法而言，選擇快速開關二極管和肖特基二極管等高頻特性響應好，管壓降低的二極管.這種端接方法的優點在于不用考慮軌跡阻抗的Z0值，而且還可以和其他類型的端接方法結合混合使用．

3 結語

在上述中分別就串行端接、并行端接、端接、戴維寧并行端接、二極管端接5中常見端接方法進行了相應的分析，每種端接方法都有各自的優缺點，如表1所示.在表中給出了一些信號端接方法的概要．在實際的電路中，我們要根據電路的不同的電路結構特點及電路應用范圍選用合適的端接匹配方式．在工程中應該具體問題具體分析，靈活的運用各種設計規則和技巧，提升電路的穩定性與可靠性，提高高速電路系統抗干擾能力．

表1 常見信號端接方法比較

參考文獻：

[1]楊洪軍，劉永亮.信號完整性設計中的端接匹配技術[J].四川理工學院學報（自然科學版），2008，21(2)．

[2]李朝輝.高速電路中的阻抗匹配與端接技術[J]．微處理機，2007，（3）：99-101．

[3]陳思思.信號完整性中的串擾分析[J].武漢理工大學學報(信息與管理工程版)，2005，（05）．

[4]楊華，陳少昌.高速數字電路PC B中串擾問題的研究與仿真[J].電光與控制，2012，（03）．

責任編輯：張隆輝

TN41

A

1672-2094（2017）01-0157-05

2016-10-10

黃世瑜（1978-），男，四川廣安人，四川職業技術學院副教授，工程碩士.研究方向：電子設計自動化．