高速航電總線數據實時遙測技術研究

宮海波，徐 茜，張振華

(中國飛行試驗研究院，西安 710089)

高速航電總線數據實時遙測技術研究

宮海波，徐 茜，張振華

(中國飛行試驗研究院，西安 710089)

為了解決飛行試驗中高速航電總線數據實時遙測的測試需求，研究了高速航電總線數據采集及實時遙測的測試技術；面對全新總線架構以及海量實時傳輸數據，傳統的總線測試技術無法滿足新的測試需求，設計了高速航電總線數據監聽以及遙測傳輸的測試系統，成功將高速總線數據融合到網絡數據采集技術及數字遙測技術中；實際的試驗結果表明，該方案能夠準確、有效地完成機載高速航電總線數據采集及實時遙測傳輸，該方案的成功應用，為今后相關的高速總線數據測試提供了重要的參考價值。

高速總線；飛行試驗；實時監控；FPGA

0 引言

隨著航空領域相關技術的發展，尤其是網絡技術、計算機技術以及微電子技術的飛速發展，機載航電設備采用了大量新技術，設備的復雜程度以及信息化程度都發生了極大的變化，航空電子系統進一步向模塊化和集成化方向發展[1-3],航空電子系統對總線網絡的通信需求也越來越高，航空機載數據總線面臨著挑戰和變革[4]，傳統的ARINC429、1553B總線的傳輸速率已經遠遠不能滿足航空電子系統通信的需求。新型高帶寬航電數據總線的出現，解決了各類機載設備尤其是復雜電子設備、航電系統等復雜程度越來越高所帶來的傳輸受限問題[5]。

國外先進機載設備采用了新一代高速航空總線，隨著復雜航電設備的不斷升級，新型總線速率可達到1553B總線傳輸速率的1000倍以上，新一代高速航空總線已成為未來航電統一網絡的首選[6-8]。高速航電總線規模及拓撲結構異常復雜，傳統RS422、ARINC429、1553B等總線測試技術根本無法滿足新技術的發展，與傳統數據幀固定，單一總線數據的測試環境相比，新型高速航電總線呈現出可變包的數據幀以及復雜的多種數據集合的網絡測試環境[9]。

針對全新總線架構以及較高的實時總線數據速率的現狀，如何完成高速航電總線數據的采集以及實時遙測，對機載測試來說是一項極具困難的挑戰[10]。本文在航電總線理論研究的基礎上，將高速航電總線數據融合到網絡數據采集技術及數字遙測技術中，對高速航電總線數據實時遙測傳輸技術提出了一套解決方案。

1 測試系統組成及工作原理

機載設備的大量信息通過機載高速航電總線進行傳輸，其中部分關鍵數據信息是地面實時監控人員所關心的，所以需要實時解析用戶關心的某些總線數據，將其變換為機載測試系統能接收的數據格式，由機載測試系統將機載高速航電總線數據與其它測試數據整合后，通過機載遙測傳輸設備發送到地面，進而完成測試參數監控需求。因此，機載高速航電總線測試系統必須實現如下功能，首先是建立正確的拓撲連接，保證在不影響飛機航電系統信息傳輸結構與特性的前提下，能夠獲取機載航電總線上的信息；其次是建立統一的測試系統時間協調機制，能夠對采集的機載高速航電總線數據添加統一的測試系統時間標記，從而確保機載高速航電總線數據與其它測試參數的時間協調一致性。

機載高速航電總線數據采集測試系統主要由電源模塊、高速總線數據接收模塊、B碼接收模塊、數據處理模塊、主控制器模塊、存儲模塊等組成，測試系統框圖如圖1所示。

圖1 機載高速航電總線數據測試系統框圖

電源模塊將輸入28 V電源轉換成系統內部各模塊的5 V直流供電；母板完成各個模塊間以及對外接口的互連；機載高速航電總線數據接收模塊主要完成網絡數據采集、余度去除、數據過濾、時碼信息解析和處理；數據處理模塊完成數據格式轉換和緩沖存儲處理；主控制器模塊負責完成系統配置加載、初始化、參數挑數、IENA格式數據打包以及通過以太網發送IENA數據的功能。

2 系統硬件設計

2.1 電源模塊設計

電源模塊將飛機上28 V電源轉換成測試系統所需的二次電源，電源工作特性、電源品質和用電要求滿足GJB181-86的相關要求，具有輸出過壓和短路保護功能、耐輸入過壓浪涌功能、耐輸入尖峰浪涌功能和掉電保持功能。

電源模塊原理框圖如圖2所示，由輸入濾波、輔助電源、防過壓浪涌電路、欠壓儲能電路、輸出濾波、5 V功率模塊等組成。

圖2 電源模塊原理框圖

2.2 高速航電總線數據接收模塊設計

高速總線數據接收模塊主要由兩個相同的模塊組成，每個模塊完成一路高速總線數據的采集工作。高速總線數據接收模塊主要完成兩路網絡數據采集和過濾，解析時間信息，采集過濾之后，每路網絡數據分為兩路，其中一路數據通過PCI接口發送至主控制器模塊進行處理，一路數據通過RocketIO接口發送至數據處理模塊進行處理。

模塊主要電路包括電源變換電路、復位電路、存儲器電路、時間碼元輸入電路、調試串口、422接口電路等。高速總線數據接收模塊系統結構如圖3所示。

圖3 高速總線數據接收模塊原理框圖

FPGA作為高速航電總線數據接收模塊處理核心，主要實現高速航電總線數據的采集和過濾輸出，包括總線網絡接口、系統RTC授時、時鐘同步原語解析、IRIG-B時碼電路及本地RTC、數據幀組幀、時標及過濾、記錄數據發送以及PCI接口等功能。系統設計中，數據記錄、過濾電路以及2路總線接口互相獨立，分別由PPC0和PPC1管理，2路使用同一個PCI主機接口。采集邏輯功能架構如圖4所示。

圖4 采集邏輯功能架構

2.3 數據處理模塊設計

數據管理單元通過可編程控制邏輯器件實現處理器局部端總線的控制邏輯，通過FPGA實現數據的輸入/輸出和中斷控制，通過2路 PCIe 4Lanes接口和數據接收單元進行交聯，數據傳輸速率可達2.5 Gbps，并輸出兩路千兆以太網到數據輸出單元，數據輸出單元根據高速總線數據協議，對總線數據進行解析。

當數據管理單元將一幀數據寫入FIFO后，通知協議解析單元，該單元將完整一幀數據讀入到RAM，根據高速總線數據協議，首先對包進行分類，然后根據預先編程的設置進行過濾，過濾掉不需要的幀數據，針對所需要的數據幀進一步根據參數定義，從數據幀中取出被定義的數據。數據處理模塊結構示意圖如圖5所示。

圖5 數據處理模塊結構示意圖

2.4 主控制器模塊設計

機載高速總線網絡系統主要由機載航空電子設備、設備連接端口及網絡處理模塊構成，飛行試驗所需的總線消息傳輸至網絡處理模塊中的監控端口，根據測試任務需求，將海量網絡數據中部分數據消息配置到測試監控端口。針對飛機上測試端口的高速海量網絡數據，采用網絡監控模塊IP核，結合測試任務開發專用數據接收模塊在不占用邏輯資源的情況下提供高速處理的通信接口，完成數據格式轉換、解碼、同步、數據重構后進行完整性檢測和余度去除處理，最后將符合要求的數據幀通過高速DMA接口輸出給數據管理單元。

高速航電總線關鍵參數的實時遙測監控部分，必須考慮與目前測試系統能夠兼容，為了滿足高速航電總線關鍵參數的實時遙測監控，數據解析完成后，根據事先準備好的配置文件，可從解析的數據中挑選關鍵參數，并且按照IENA標準將挑選的數據打包，進而將數據傳給多功能數據采集系統。利用網絡接收模塊接收符合IENA標準的網絡包，多功能數據采集系統將高速航電總線網絡包數據融合到PCM流中，進而完成關鍵參數的實時遙測。

主控制器模塊實現特征參數緩存打包和以太網發送，以及配置接口等功能。主控制器模塊與高速航電總線數據接收模塊之間接口為PCI，高速航電總線數據接收模塊將收到的數據幀通過PCI接口送到主控制器模塊的內存中，主控制器模塊CPU從內存中讀取數據并進行特征參數提取和數據打包處理，完成IENA打包后由以太網接口發送出去，主控制器模塊功能如圖6所示。

圖6 主控制器模塊功能圖

3 技術關鍵點分析及解決途徑

試飛測試數據處理中，采集的高速航電總線數據不是孤立的，它需要與試飛用傳感器測量數據進行相關處理，所以需要建立這兩條異步數據的時間協調，這是總線測試的技術關鍵之一。通過接收機載測試系統中的IRIG-B授時碼，使高速航電總線采集系統內部建立與機載測試系統高度統一的時間。在每個數據幀到來時，該幀數據打上時間標記，這樣就可以確保高速航電總線數據與試飛用傳感器測量數據的時間協調。采用時間戳的多源時間同步解析技術，實現機載高速航電總線多源時統解析和時統標注，以及全局時鐘以太網同步測試方法的應用，進行了時間精度分析，實現遙測實時監控的測試需求。

在采集高速海量航電總線數據的情況下，保證設備正常工作并為了減小數據的時延，可根據監控數據速率配置，選擇固定緩沖區大小或是固定數據幀數來作為提交數據量的大小，完成數據挑選打包。

測試系統中時間碼接收部分實現對機載時間碼發生器輸出的IRIG-B時間碼進行解調，并產生與外部授時時間高精度同步的內部并行BCD時間，從而實現采集到的總線數據與機載測試系統的其它參數時間相協調，為了有效實現測試參數的時間一致性，網絡數據包包含系統RTC時間和IRIG-B時間，最小單位100ns。由于機載網絡數據源分布機身，并且不同消息源的信號周期不同，為了減小數據的時間延遲，盡量把來自同一消息的信號放到一個IENA包中，最好是相同類型或周期的信號在一個IENA包中。如果IENA包很大，數據經過采集、編包以及傳輸會產生比較大的時間延遲，甚至導致信息丟失。如果IENA包太小，勢必需要增加網絡包的數量，增加系統的處理負擔，使得網絡的傳輸效率降低。因此，在不超過系統最大傳輸數據容量的情況下，網絡包長度與網絡包數量自由設置。

4 實驗驗證及分析

該測試方案在實際的飛行試驗中得到了應用，為了了解該測試方案工作的情況，驗證測試系統工作穩定的同時驗證機載高速航空總線實時遙測數據及記錄數據的穩定性、正確性，選取試驗數據的1553B總線參數做參考，某試驗中以固定20幀的幀數來作為打包的數據量定義，選取機載高速航空總線與1553B總線中同一參數高度做比對，由圖7試驗數據可見，機載高速航空總線數據與1553B總線數據一致性很好，在機載高速航空總線總數據量330 Mbps的情況下，周期25 ms的總線數據時延是650 ns左右，整段試驗記錄數據不存在丟幀的問題，地面實時遙測數據接收顯示正常，整個測試系統工作穩定。

圖7 高度數據比較圖

針對海量機載高速總線數據，利用PCIe實現機載網絡交換機與主機之間的高速數據通信，在數據傳輸上采用流水線式結構和FIFO的數據緩沖機制，同時采用大規模可編程FPGA，利用其高速、純硬件、可并行工作的特點解決了突發海量數據實時傳輸問題。對于協議復雜的機載高速航電總線數據，要在實時條件下實現數據解析，其難度相當大，采用“軟件硬件化”設計思路，充分利用FPGA高速特性，根據機載高速航電總線上層協議，利用VHDL語言建立協議模型，將其固化到FPGA內部，從而實現純硬件化高速解析上層協議。

5 結束語

本文論述了機載高速航電總線的數據采集及實時遙測技術，設計了相應的試飛測試系統，解決了傳統測試方案無法滿足機載高速航電總線數據采集技術的難題。該套機載高速航電總線試飛測試系統已成功應用于飛行試驗中，完成了全新總線架構下海量實時數據的采集、記錄以及實時遙測傳輸的問題。該方案的成功應用，為今后相關測試研究提供了重要的參考價值。

[1] 張 杰. 機載高速數據總線技術的應用研究[J]. 電子測量技術，2016,39(6):163-166

[2] 張英靜，熊華鋼，劉志丹. 可用于航空電子系統的時間觸發以太網[J]. 電光與控制，2015，22(5)：49-53.

[3] 曲 芳，王 劍，孫國強. 高速數據總線測試概述[J]. 計算機與數字工程，2010，38(9)：101-104

[4] 田 澤，徐文龍，許 恒,等. FC光纖通道技術研究綜述[J]. 電子技術應用，2016，42(9)：143-146

[5] 蘇連棟. 光纖通道在綜合航電系統應用中的關鍵技術 [J].飛機設計，2007，27(4)：66-70

[6] 沙永忠，馮巧寧，劉 明,等. 光纖通道航電總線數據采集器設計 [J].測控技術，2014，33(3)：106-109

[7] 楊 哲,王 鵬,徐 茜. 基于RTR的遙測數據實時處理軟件的設計與實現[J]. 計算機測量與控制,2016,24(1):165-167

[8] 凍偉東,鮮 峰,呂 曄. 實時遙測數據信源壓縮技術[J]. 計算機測量與控制,2011,19(5):1120-1123

[9] 袁炳南，于 艷，張俊芳. 飛行試驗多目標遙測監控及其技術實現[A]. 2008年航空試驗測試技術論文集[C].2008.

[10] 賀思捷，劉大同，彭 宇. 遙測數據驅動的無人機飛行狀態識別方法[J]. 儀器儀表學報，2016,37(9):2004-2013

Research on Real Time Telemetry of High Speed Avionics Bus Data

Gong Haibo, Xu Qian, Zhang Zhenhua

(Chinese Flight Test Establishment, Xi’an 710089,China)

In order to solve the test requirement of real-time data telemetry of high speed avionics bus in flight test, the test technology of high speed avionics bus data acquisition and real-time telemetry is studied. In the face of the new bus architecture and massive real-time data transmission, the traditional bus testing technology can not meet the new test requirements, the test system of data acquisition and telemetry transmission of high speed avionics bus is designed. The high speed bus data is fused to the network data acquisition technology and the digital telemetry technology. The test results show that this scheme can accurately and effectively complete the airborne avionics bus high-speed data acquisition and real-time telemetry transmission, the successful application of this project, provides an important reference value for the future high speed bus data related test.

high-speed bus; flight test; real time monitoring; FPGA

2017-02-15；

2017-03-13。

宮海波(1982-)，男，陜西西安人，工程師，碩士研究生，主要從事機載測試技術方向的研究。

1671-4598(2017)05-0014-04DOI：10.16526/j.cnki.11-4762/tp

TB

B