低應力非晶硅薄膜的制備

王劍敏

(上海華虹宏力半導體制造有限公司，上海，201206）

低應力非晶硅薄膜的制備

王劍敏

(上海華虹宏力半導體制造有限公司，上海，201206）

本文研究了三種降低非晶硅材料應力的手段:優化工藝參數。通過N2退火，將非晶硅的壓應力變為張應力。通過額外的摻雜硼來改變非晶硅的應力。最初加入硼摻雜后應力會發生突變，但隨著同步摻雜的濃度增加，最終的應力變化會趨向緩和。通過綜合利用以上三個手段，最終的實際結果達到了預定的低應力目標。

低應力；非晶硅；微機械；半導體制造

0 引言

非晶硅材料被廣泛運用在微電子和微機械的工藝制作中。在微機械工藝中，經常會淀積較厚的非晶硅材料作為機械結構或非晶硅犧牲層，這時非晶硅本身的力學參數，特別是對應力的要求就比較苛刻。當非晶硅薄膜自身具有較大的的應力時，微機械結構會發生扭曲變形，影響結構的性能，當作為犧牲層時，還會發生刻蝕后結構坍塌等問題。為防止以上問題的發生，非晶硅的應力必須等到有效的控制，絕對值越小越好。

本文所涉及的非晶硅材料被運用在微電子與微機械結合的工藝中，在生長非晶硅材料前，微電子的器件都已做完，并已開始金屬布線，為使得前層的金屬布線不在非晶硅生長時受高溫融化，所以必須使用增強型等離子體化學氣相淀積方法，在400℃左右的溫度情況下制備非晶硅，由于此時等離子轟擊造成的壓應力相對于低溫的生長環境產生的張應力要大，所以一般的等離子體非晶硅薄膜都會是壓應力。

1 降低非晶硅材料應力手段

（1）通過優化工藝參數，調整非晶硅材料本征的應力?！?】相關的文獻描述中針對的都是在低壓化學氣相淀積法（LPCVD）中生長的多晶硅或非晶硅材料，典型的生長溫度是在高溫下550-700℃，研究不同淀積壓力下膜應力與淀積溫度的關系，隨著淀積溫度的變高非晶硅會進入到過渡區再轉變為多晶硅，薄膜材料的應力也會由原來的壓應力變為應力，再轉變為壓應力。但在本文增強型等離子體化學氣相淀積（PECVD）的制備中，因為在較低溫度下制備，產生的只能是非晶硅，所以不會有非晶硅到多晶硅的結晶及體積收縮的變化，很多工藝的變化趨勢需要重新摸索。

（2）通過加熱退火，將壓應力變為張應力?！?】[3][4]在參考文獻中的退火溫度普遍都是在600-1000℃，而在本文中為不使得前層Al線融化，所以必須在400℃以下的退火溫度下進行。在更高的溫度和長時間的退火會使得應力的大幅下降，但因為本文在生長非晶硅材料前已集成了微電子電路，當然無法承受這樣長時間及高溫的熱過程，所以此手段無論從退火的時間還是退火的溫度考慮，都存在著很大的制約和局限性。

（3）通過額外的摻雜來改變非晶硅的應力。[5]通過參考相關的文獻，通過n型或p型的同步摻雜會對薄膜最終的應力產生很大的影響。在非晶硅材料中，對于應力起作用的摻雜原子都以替位形式而存在，在通常情況下，P 型摻雜如硼摻雜會使薄膜趨向張應力,而n型摻雜如磷或砷摻雜，薄膜會更趨向于壓應力。

本文希望通過綜合以上三個手段，利用現有的生產設備進行具體實驗，通過分析具體實驗結果最終達到預定的目標。

2 實驗條件及目標設定

本文的實驗條件：在無圖形的監控硅片片上先淀積一層1000A 的TEOS(四乙氧基硅烷)基的SiO2薄膜，再在其上利用現有增強型等離子體（PECVD）設備淀積1.3um的非晶硅，通過測量前后的曲率半徑，同時通過橢偏儀準確測量非晶硅薄膜的厚度，得到最終的應力，具體公式如下：

其中σ：薄膜平均應力(Pa)當符號數值為+時表明是張應力，當數值為-時表明是壓應力。

E/(1-ν)：襯底雙軸彈性系數 對于(100) Si：E/ (1-ν)=1.805×1011Pa

h：襯底厚度(m) 一般制品襯底厚度725μm=0.725×10-3m

t：薄膜厚度(m)R1：成膜前襯底曲率半徑（m)R2：成膜后襯底曲率半徑（m)

最終的應力要求|σ|＜50MPa。

3 優化工藝參數

為了得到本文所要求應力的非晶硅薄膜，首先列舉影響工藝反應最終結果的工藝參數及可供工藝調整的范圍如下：

溫度：350-400℃，由于在本文的非晶硅運用中，前層已有Al 線，為了不使Al線融化，所以只能在較低的溫度下進行。

壓力：1-10Torr；SiH4：10-1000sccm；Ar：10-10000sccm；He：10-10000sccm

HF：10-1000W，LF：10-1000W.

通過變動以上參數，進行DOE 實驗設計，如圖 1各實驗條件下等到的應力結果可知，應力可由最初的-473MPa 調整至-172MPa左右，但因為本文使用的是等離子體方法制備的非晶硅，本來薄膜的應力就可以看作是接受熱能產生的張應力和等離子轟擊產生壓應力的綜合，而在400度左右的低溫下，等離子體轟擊產生的壓應力將占主導地位，所以即使怎么改變工藝參數，最終的應力值始終未能達到|σ|＜50MPa的目標。

圖 1 各實驗應力結果

4 退火處理

在通過工藝優化調整的基礎上，需要有一些額外的手段來進一步改變非晶硅薄膜的應力，因為使用增強型等離子體化學氣相淀積法制備時，在等離體的轟擊下，應力通常會呈壓應力（負值），而當增加了退火熱處理后，由于額外的熱能會使得薄膜向張應力改變。

在本文的非晶硅應用中，非晶硅犧牲層被安排在前層具有Al 的工藝中，這也就意味著，后續的所有工藝和處理應保持在較低的溫度下（典型在400度以下）進行，所以本文的退火處理只能運用現有的非晶硅工藝腔體，在400度的工藝溫度下，通入N2作為退火氣體，通過改變退火的時間，調查應力的變化趨勢。

圖2中應力變化差值隨退火時間的變化趨勢實在非晶硅本征應力-400MPa 左右的工藝條件下取得的，從可以看出，隨著N2退火處理時間的增加，在100-300S的時間變化區間里，應力的改變值大致呈現線性關系。但硅片周邊和中心區域的溫度差難免有差別，隨著退火時間的增加，硅片周邊和中心區域的溫度梯度造成了在硅片的周邊區域目檢發現嚴重的鼓包也隨之增多。

針對優化工藝參數的實驗條件下，即使通過300s N2anneal,非晶硅薄膜材料的應力也只能從-172MPa變為-139.3MPa，這說明了即使隨著退火時間的增加，由熱能帶來的張應力會在一定的程度上抵消等離子體轟擊帶來的壓應力。但隨著退火時間的增加，由于畢竟還是在相對低的溫度情況下（400℃）退火，抵消的程度有限，且退火時間也不能過長。

圖2 應力變化差值隨退火時間的變化

5 增加硼摻雜

經過以上實驗改善，本文中利用增強型等離子體化學氣相淀積法制備的非晶硅，應力絕對值還是維持在100MPa 以上，與目標值|σ|＜50MPa 還有很大的距離。

根據現有的文獻報道，如在非晶硅成長的過程中，同步摻雜會對應力有很大的影響。當摻雜硼原子時會使薄膜趨于張應力，而是摻雜磷原子時會使薄膜區域壓應力，所以我們選擇了以B2H6 作為摻雜氣體進行同步摻雜淀積，通過變化B2H6的流量，測量最終的應力變化趨勢。

在本文中我們選取了B2H6流量0-200sccm，得到相關應力結果，從最終的應力隨B2H6 濃度變化的趨勢圖圖3來看，應力隨B2H6流量的變化，并不是單向變化的，由等離子體制備的非晶硅，由于射頻的轟擊，薄膜本身呈現壓應力，當在非晶硅淀積的同時B2H6流量的加入 ，起初非晶硅薄膜的應力情況會急劇變化至張應力且絕對值非常高，隨著B2H6 的逐步增加非晶硅薄膜逐漸向壓應力方向變化，當B2H6 的流量達到100sccm左右時，應力變化趨于緩和，當B2H6 =100sccm 時，|σ|＜50MPa,達到預定的目標，且當B2H6 設定100sccm流量時，即使流量略有波動，應力也不會劇烈變動。

為解釋應力隨B2H6 濃度變化的機理，我們同時測量了相應的電阻率如圖 4。因為都是在非晶硅淀積后直接測量應力和電阻率，非晶硅薄膜未經過高溫退火，所以電阻率的變化直接反映了在非晶硅內替位式摻雜原子的多少，而替位式摻雜原子的數量，直接影響了薄膜的應力變化，。從圖 4可以看出，隨著B2H6流量的增加，起初電阻率急劇下降，應力也隨著在非晶硅中加入了比硅原子小的硼原子而使得應力逐漸由最初的張應力轉變為壓應力，但當B2H6 流量的增加，電阻率趨于飽和，在非晶硅中的替位式摻雜硼原子趨于飽和，同時反映在應力的變化中，應力的變化也區域緩和。

圖3 應力隨B2H6濃度的變化

圖4 電阻率隨B2H6濃度的變化

6 總結

本文通過具體研究三種手段來降低非晶硅材料的應力，1.通過優化工藝參數，調整非晶硅材料本征的應力，但因為本文使用的是等離子體化學氣相淀積的制作方法，所以等離子體轟擊產生的壓應力相對于低溫產生的張應力起主導地位，所以調整的余地只是有限。2.通過加熱退火，將壓應力變為張應力。在本文中非晶硅薄膜在一定的退火時間內應力的變化差值呈線性關系，但由于退火的溫度和時間受實際運用的限制，最后沒有實際采用。3.通過額外的摻雜硼來改變非晶硅的應力，加入硼摻雜后應力會發生突變，但隨著同步摻雜的濃度增加，最終的應力變化會趨向緩和。通過綜合利用以上三個手段，最終的實際結果達到了預定的低應力目標。

[1]S.M.Sze,edit Semiconductor sensors.1977:64.

[2]H.Guckel,J,J.Sniegowski and Christenson.Sensors and Actuators.

[3]H.Guckel,D.W.Burns,C.C.G.Visser,H.A.C.Tilmans and D.DeRoo.IEEETrans.Electron Devices,1988,ED-35;800.

[4]P.Kruievitch,G,C.Johnson and R.T.Howe.Proc.Mat.Res.Soc. Symp.San Francisco,1992.79.

[5]M.S.Choi,E.W.Hearn.J.Electrochem.Soc.:Solid State Science and Technology,1984,151:2443.

Preparation of low stress amorphous silicon films

Wang Jianmin
(Shanghai Huahong grace Semiconductor Manufacturing Co.,Ltd.,Shanghai,201206)

Three kinds of methods were studied to decrease amorphous Si stress:1.Optimizing process parameter 2 Changing amorphous Si compress stress to tensile stress by N2 anneal 3 Changing amorphous Si Stress by additional boron dopant Stress was changed suddenly after added boron dopant at the very beginning,but by the in-situ dopant concentration increasing，stress variable trend will be alleviated.By making use of upper 3 kinds of methods comprehensively, final result achieved anticipated low stress goal

low stress; amorphous silicon; micromechanical; semiconductor manufacturing