LDMOS器件ESD防護特性分析與優化設計

王濤，黃龍，潘建華，趙秋森

（無錫中微晶園電子有限公司，江蘇無錫214035）

LDMOS器件ESD防護特性分析與優化設計

王濤，黃龍，潘建華，趙秋森

（無錫中微晶園電子有限公司，江蘇無錫214035）

LDMOS器件具有高輸出功率、高增益、高線性、良好的熱穩定性等優點，廣泛應用于功率集成電路中，但在ESD防護過程中易發生雙回滯而降低ESD魯棒性。基于0.25 μm Bipolar-CMOSDMOS工藝，分析了LDMOS器件峰值電場的轉移是發生雙回滯現象并引起弱魯棒性的主要原因，提出陽極用P+替代N+的版圖改進方法。TLP測試制備的LDMOS器件顯示，器件漏電流穩定維持在10-8A量級，二次失效電流大于9 A。結果表明，抑制的雙回滯能有效增強魯棒性，使其適用于高壓功率集成電路的ESD防護。

LDMOS；雙回滯；魯棒性

1 引言

LDMOS器件具有高輸出功率、大增益、高耐壓和較低的導通電阻等優點，因而廣泛應用于功率集成電路中[1]。同時，因其具有較強的耐壓能力，常用作ESD防護器件[2~4]，然而，在ESD應力作用下，LDMOS器件易發生雙回滯現象，導致弱的ESD魯棒性。因雙回滯導致防護器件魯棒性降低的現象已得到不少關注[5]，但分析雙回滯發生的物理機制，在保證器件的品質因子條件下提出合理的優化設計仍具有較大的工程應用價值。

本文基于0.25 μm BCD工藝制備了不同版圖結構的LDMOS器件，結合TLP測試結果，分析了雙回滯現象的原因及內部機理，結合現有的工藝條件，提出了合理的版圖優化方案，證明了在抑制雙回滯、增強ESD魯棒性方面具有明顯效果。

2 LDMOS器件測試與分析

2.1 器件ESD防護能力測試

在P型襯底(P-sub)、P型外延(P-epi)的工藝下制備的LDMOS器件的結構剖面圖如圖1所示，在P型襯底上加入了N型輕摻雜漏(NLDD)版圖，使其具備較高的耐壓能力；……