趙智超++吳鐵峰
[摘 要] 現階段,微電子技術的飛速發展,對集成電路的設計提出了更加嚴格的要求。在毫米波集成電路設計中,硅基共面波導(CPW)是一種關鍵性的基礎元件,文章對CPW的機制以及等效電路模型的設計進行了簡要分析,提出了基于90 nm CMOS工藝的毫米波CPW模型及參數提取算法,經對比分析,該模型在0~66 GHz內有效。
[關鍵詞] COMS工藝;毫米波;CPW模型
doi : 10 . 3969 / j . issn . 1673 - 0194 . 2017. 15. 087
[中圖分類號] TP311 [文獻標識碼] A [文章編號] 1673 - 0194(2017)15- 0194- 02
0 前 言
最近幾年,通信行業的飛速發展,對于通信的速率和帶寬提出了許多新的要求,毫米波段的單片微波集成電路因此應運而生,硅基納米工藝的進步也使得毫米波CMOS集成電路在硅基上的設計成為了可能。在毫米波傳輸中,CPW是基礎性器件,對于單片微波集成電路的性能影響巨大,也因此受到了廣泛的關注。
1 傳輸線模型
以常規RLGC模型為例進行分析,模型以準TEM模式假設為基礎,將100 GHz以內判斷為合理,而在這個范圍內,利用RLGC模型能夠非常準確的對共面波導的特征進行描述。基于此,新建相應的CPW等效電路模型,如圖1所示。
模型包括了n個級聯模塊,每一個模塊的等效電路都包含有一個串聯分支和一個并聯分支,前者可以細分為R/L梯形網絡和電感Lhf,能夠對共面波導在高頻下的趨膚效應進行表示,后者包括了用以描述接地線與信號線之間電容效應的Csg以及用以描述高頻信號耦合到硅襯底損耗的C-R-C網絡[1]。
2 參數提取
2.1 串聯分支
CPW模型中,直流電阻Rdc包括了兩側地線導體電阻和信號線導體電阻兩部分,計算公式為
Rdc= +
在公式中,l表示CPW的長度,σ表示金屬電導率,ωs表示信號線導體寬度,ωg表示兩側地線導體寬度,t為金屬導體厚度。
直流電感Ldc的計算公式為
Ldc=Ls+ -2Msg1+
其中,Ls和Lg1表示信號線與地線的自感,Msg1表示信號線與地線互感,Mg1g2表示兩側地線互感。信號線和地線的自感與互感同樣可以利用公式計算得到
L=2l(ln +0.500 49+ )
M=2l[ln( - + ]
公式中,ω為金屬導體寬度,dGMD為相鄰導體之間的幾何平均距離,為了方便計算,取近似值,即導體中心距離。
結合對測試數據的分析和提取,可以得到RLGC模型中的R、L、G和C。根據串聯分支阻抗的計算公式Zmeasure=R+jwL,對相應的公式進行整理,在高頻工況下,可以得到如下公式:
Rdc=
Rhf=R1
Ldc=L1+
Lhf=L1
結合上述公式,經整合計算,就可以得到R1、R2以及L1和L2的具體值。
2.2 并聯分支
在并聯分支中,無論是對于Csg還是對于C-R-C網絡,都能夠直接運用相應的提取方法進行參數的提取[2],經處理后的結果為:
= ω2+
ω2= ω2+
其中,有CCRC=imag(Y-jωCsg)
3 模型驗證
在模型構建完成后,需要模型的準確性以及參數提取算法的可靠性進行檢驗。本文采用了TSMC 90 nm CMOS混合射頻工藝來對進行CPW建模,選擇安捷倫公司生產的網絡分析儀(E8363,工作頻率在0.1~67 GHz)進行測量作業,結合Mangan雙線去嵌法做好去嵌處理。在CPW模型中,兩條信號線的長度分別為100 μm和400 μm,寬度為5 μm,信號線與接地線之間的間隙同樣為5 μm。
結合第二部分提出的參數提取方法進行參數提取,得到的結果如表1所示。
將模型參數值與實際測量數據進行對比,可以得出結果是,受不穩定的高頻測試環境的影響,當頻率超過40GHz時,S11存在較大的擾動。不過從整體上分析,在0~60 GHz的頻率范圍內,模型仿真結果與實際測量數據基本一致,也表明了本文提出的模型和參數提取算法具備良好的可行性和可靠性[3]。
4 結 語
總而言之,在科學技術飛速發展的帶動下,毫米波電路得到了越來越廣泛的應用,對于無源器件的性能需求也越來越高。傳輸線路是其中最為基本的無源器件,也是對其他無源器件進行研究的基礎,應該得到足夠的重視。本文將CPW作為研究對象,構建了相應的電路模型并且對其有效性進行了驗證,希望能夠為相關研究工作提供一些參考。
主要參考文獻
[1]吳國峰.孫玲玲,文進才,等.一種0.18 μm CMOS毫米波帶通濾波器的設計[J].微電子學,2011,41(3):367-371.
[2]洪阿灌,王翔,劉軍.基于90 nm CMOS毫米波共面波導建模[J].杭州電子科技大學學報,2016,36(4):1-4.
[3]傅飛.毫米波共面波導建模技術研究[D].杭州:杭州電子科技大學,2015.endprint