基于FPGA的多路回聲消除算法的實現

尹邦政++朱靜++毛茅

摘 要：文章概述了一種廣泛應用于VOIP（Voice Over IP）技術的回聲消除算法，并基于該算法在大規模邏輯器件FPGA上實現應用。通過仿真和實測驗證，該算法能有效快速地消除回聲；同時，該算法應用靈活，能實現多路的回聲消除，在VOIP終端設備上具有較強的應用價值和應用前景。

關鍵詞：回聲消除 VOIP FPGA

中圖分類號：TN91 文獻標識碼：A 文章編號：1672-3791（2017）08（c）-0009-03

Abstract：In this paper， an echo cancellation algorithm widely used in VOIP （Voice over IP） technology is summarized and applicated on FPGA. By simulation and experimental verification， the algorithm can effectively eliminate echo； meanwhile， the algorithm can achieve flexible application， multi-channel echo cancellation function， has good application prospect in VOIP terminal equipment.

Key Words： Echo cancellation； VOIP； FPGA

隨著網絡IP技術的發展，VOIP（Voice Over IP）技術也在通信領域得到廣泛的應用。由于VOIP技術具有網絡帶寬利用率高，與其它的網絡技術融合性好，通信成本低等優勢，逐漸取代傳統的PSTN通信技術，同時，隨著網絡帶寬的增大以及網速的增快，視頻及數據應用的需求也極大的推動VOIP技術的發展。VOIP是基于IP的語音實時傳輸，語音信號在編解碼、壓縮解壓縮、拆解包等過程中不可避免的存在延時，同時也不像傳統電話一樣獨占通信帶寬，因此，語音的通信質量一直是影響VOIP技術發展的重要因素，影響語音質量另一個重要因素是回聲信號，回聲信號能導致講話者能聽到自己被延遲后的話音，極大的影響到用戶體驗。要提高VOIP的語音質量，就必須在語音傳輸的過程中進行消除回聲的處理[1]。

在VOIP技術中，一般采用聲學回聲消除器來抵消通話過程中產生的回聲，以提高語音質量。一個基本的回聲消除器包含兩部分：自適應濾波器和雙端通話檢測器，自適應濾波器通過自適應地模擬回聲路徑來消除回聲，其性能決定著回聲消除的效果。在實際應用中，自適應濾波器采用最多的是NLMS算法及對其改進的各種算法，原因是NLMS算法簡潔，復雜度低[2]。

目前在VOIP通信終端中，普通采用專用的語音信號處理芯片（CODEC），如SI3000等對語音信號進行編解碼以及回聲消除，但是隨著終端設備的功能復雜化，平臺化，芯片方案越來越不適合應用到多路語音終端設備中。本文基于LMS算法，在大規模邏輯器件FPGA上實現多路語音信號的回聲消除，具有時延小，語音質量好，可擴展性強等特點，具有較好的應用價值和應用前景。

1 自適應濾波

自適應濾波是回聲消除模塊的核心內容。通過自適應濾波可重構出非常接近真實回聲的語音，從而相減完成回聲消除。而自適應濾波的核心是系數更新算法。常用的有LMS和RLS，以及這兩種方法的改進版本[3-4]。

LMS算法收斂后穩態誤差大于RLS，但卻易于硬件實現，所以大部分算法都是基于LMS的，LMS自適應濾波系數更新算式如下所示：

h（n+1）=h（n）+μX（n）e（n）

其中：h、X是數組，e是單個數據，n代表第n個時刻，μ為步長因子，是一個<1的正數。

改進的LMS算法中最常用的是NLMS，該算法的改進目的是收斂速度。代價是需要一個除法運算。經過實驗，NLMS的收斂時間為LMS的一半。當μ為0.01時，LMS收斂需要4000次更新系數，也即是0.5s，可以滿足應用需求。

2 自適應濾波的實現

FPGA的開發軟件中本身有濾波器的IPcore，但是要做多自適應更新系數就需要配置該IPcore為可變系數模式。但是由于回聲消除128ms時，需要1024階濾波，這對于IPcore來說是相當龐大的，需要占用大量的乘法器或者邏輯資源。因為IPcore里的濾波器結構是MAC結構或者分布式結構，優點是可以有很大的數據吞吐率。而語音信號的吞吐量卻是很低的，所以不適合采用IPcore及其結構來實現回聲消除的濾波器。

將1024階濾波需要的1024次乘法分時完成，這樣就可以只用一個乘法器，由于語音采樣率只有8K，所以理論上來說時鐘頻率達到8M即可將1024次乘法分時完成。同理1024個系數的更新也可以分時完成。整個自適應濾波分濾波和系數更新兩個部分完成。重構濾波器的實現框圖如圖1所示。

每次在8K采樣時鐘將遠端語音寫入移位寄存RAM后，啟動濾波。濾波在時域的實現是豎乘法的卷積運算。FPGA實現時分1024次將數據RAM和系數RAM的數據同時取出，兩者相乘的結果進行積分運算。每次濾波運算前要對積分結果清零。

系數更新的實現框圖如圖2所示。

根據系數更新公式：

h（n+1）=h（n）+μX（n）e（n）

數據RAM的內容與誤差信號一一相乘后再與對應的系數相加即可得到更新后的系數。值得特別注意的是公式中的μ。通過MATLAB仿真得到μ的取值為2-36，相當于右移36位。但是數據位寬只有16位，誤差較小時也就2～3位有效。相乘后的值不超過20位。且有時數據本身也只有不到8位有效。這時候右移36位顯然是把有效數據都忽略了。因此要想辦法把這36位右移分攤到算式的其余地方。endprint

將系數更新公式變為：

h（n+1）=（h（n）×232+μX（n）e（n） ）×2-32

這樣即使誤差為最小值1時，數據為4位有效也可以不被移除掉。h（n）×232代表系數位寬為32位。系數公式改變后，更新的系數要被右移32位。顯然這樣直接移動會把h（n）移為0。因此還要想辦法把這右移32位分攤到其它的地方。

注意到系數是在計算重構回聲時使用的，重構回聲為sum （h（n）×X（n））。重構回聲是1024個48位位寬的數據累加，對這個數據進行右移32位顯然能保留有效位。但是FPGA實現時也不能先將累加和定義得非常寬，這樣太浪費資源，運算速度也不夠快。綜合考慮先將系數h（n）右移16位后與16位的語音信號X（n）相乘，此時相乘后的結果要累加1024次后再右移16位，所以相乘后的結果右移6位后依然不為0的數據才會有意義。最后運算結果再右移10位即可完成總共32位的位移。

自適應濾波重構回聲的仿真如圖3所示，可以看到，重構的回聲與真正的回聲信號高度吻合。

3 基于FPGA的實現

本文基于Altera公司的低成本Cyclone IV系列FPGA EP4CE10設計了4路回聲消除電路，在VOIP終端設備中進行了應用。該FPGA芯片含10320個邏輯單元（LE）、414Kbit內置存儲單元、嵌入式乘法器23個、鎖相環2個、全局時鐘網絡10個、8個I/O塊單元和多達179個用戶輸入輸出接口。4路回聲消除電路共使用60%的邏輯資源，50%的組合邏輯資源和45%的寄存器資源。實驗結果表明，基于FPGA的回聲消除方案能同時對4路音源進行有效回聲消除。

4 結語

基于FPGA的回聲消除算法相比于硬件回聲消除電路或其它芯片方案，具有方案靈活特點，算法中濾波階數和時鐘頻率等重要參數可根據實際產品適當的調整以便達到最佳回聲消除效果；同時還具有易擴展性特點，能根據實際產品設計多路回聲消除，達到降低成本目的。基于這些優點，該回聲消除方案能廣泛應用于VOIP終端設備中，具有較高的應用價值和應用前景。

參考文獻

[1] 李揮，林茫茫.VoIP 回聲消除器設計及算法研究[J].電子學報，2007，35（9）：1774-1778.

[2] 高鷹，謝勝利.一種變步長LMS自適應濾波算法及分析[J].電子學報，2001，29（8）：1094-1097.

[3] Kwong，R H，Johnston E W.A variable step size LMS algorithm[J].IEEE Trans on Sig Proc，1992，40（7）：1633-1642.

[4] Lin S，Harris J G.Combined LMS/F algorithm[J].Electronics Letters，1997，33（6）：467-468.endprint