基于FPGA與SRAM數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

江麗++肖思其

摘 要：傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)大都是由ARM+DSP實(shí)現(xiàn)的，雖然DSP的優(yōu)勢(shì)在于數(shù)據(jù)處理，但是隨著FPGA技術(shù)的發(fā)展，很多FPGA已經(jīng)可以取代DSP的作用了。尤其是在高速實(shí)時(shí)的數(shù)據(jù)采集領(lǐng)域，采集回來(lái)的數(shù)據(jù)速度高，數(shù)據(jù)處理相對(duì)簡(jiǎn)單（平均處理），使用FPGA構(gòu)建的數(shù)據(jù)采集系統(tǒng)能更加快速地對(duì)采集的信息進(jìn)行快速處理。本設(shè)計(jì)的工程的具體應(yīng)用背景是光纖通信檢測(cè)儀，期中數(shù)據(jù)采集與處理模塊有別于傳統(tǒng)的MCU架構(gòu)，采用的是FPGA+SRAM架構(gòu)，可實(shí)現(xiàn)高速數(shù)據(jù)采集與處理。

關(guān)鍵詞：FPGA SMAM 高速數(shù)據(jù)采集數(shù)據(jù)處理

中圖分類號(hào)：TP274 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1672-3791（2017）08（c）-0039-02

FPGA架構(gòu)的數(shù)據(jù)采集系統(tǒng)相比較于MCU系統(tǒng)，存在以下工作優(yōu)勢(shì)：（1）數(shù)據(jù)處理及運(yùn)算速度快；（2）采用并行的數(shù)據(jù)處理模式，純硬件化設(shè)計(jì)不會(huì)出現(xiàn)死機(jī)或程序跑飛等問題；（3）采樣點(diǎn)多也可以抑制測(cè)量誤差。因此可實(shí)現(xiàn)高速實(shí)時(shí)信號(hào)采集與處理。本設(shè)計(jì)采用的是FPGA+SRAM架構(gòu)。實(shí)現(xiàn)高速數(shù)據(jù)的采集與運(yùn)算處理。

1 系統(tǒng)設(shè)計(jì)原理

系統(tǒng)從總體上講可分為三大部分，分別為信號(hào)收發(fā)部分、數(shù)據(jù)處理部分和數(shù)據(jù)顯示部分，如圖1所示。

信號(hào)接收模塊由以下個(gè)不同功能部分構(gòu)成：脈沖發(fā)生器，會(huì)產(chǎn)生一個(gè)脈沖信號(hào)，也就是光脈沖，通過激光二極管，再經(jīng)由分路器，光纖連接器注入到待測(cè)量的光纖中，背向散射和反射信號(hào)會(huì)在光脈沖的傳輸過程中產(chǎn)生，光纖不僅可以傳輸光信號(hào)，還可以反射回散射信號(hào)，反射回來(lái)的光信號(hào)通過光分路器的另一路作用于光敏二極管，放大器實(shí)現(xiàn)的功能是可以將光敏二極管采集的微弱信號(hào)進(jìn)行放大，A/D轉(zhuǎn)換器實(shí)現(xiàn)的功能是將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)，再將數(shù)據(jù)輸送給信號(hào)處理器進(jìn)行處理[1]。

數(shù)據(jù)處理模塊主要完成的是對(duì)采集信號(hào)的算法處理。它不僅可以控制脈沖寬度，并控制兩個(gè)并行脈沖之間的距離和取樣信號(hào)。為了改善信號(hào)軌跡結(jié)果的信噪比，實(shí)現(xiàn)數(shù)據(jù)的多重發(fā)送，在數(shù)據(jù)算法處理上，采用了平均算法因?yàn)樵肼暿请S機(jī)的，因此，可以通過求得一定距離的數(shù)據(jù)點(diǎn)把它們加以平均，噪聲被平均后無(wú)限趨近于零，并且剩下的數(shù)據(jù)將更準(zhǔn)確地反映背向散射和反射程度。

數(shù)據(jù)顯示模塊實(shí)現(xiàn)的功能是，將處理后的數(shù)據(jù)結(jié)果通過顯示模塊顯示出來(lái)。結(jié)果是以波形的形式顯示出來(lái)的，橫坐標(biāo)表示距離，縱坐標(biāo)表示功率，通過鍵盤獲得用戶要輸入的設(shè)置信息，并根據(jù)這些設(shè)置來(lái)控制信號(hào)的收發(fā)和處理。

2 數(shù)據(jù)采集系統(tǒng)硬件實(shí)現(xiàn)

本系統(tǒng)的總體設(shè)計(jì)方案如圖1所示，整個(gè)方案主要由ARM與FPGA組合構(gòu)建，系統(tǒng)包括以下功能模塊：人機(jī)交互模塊、AD數(shù)據(jù)采集模塊、由FPGA主控芯片構(gòu)成的數(shù)據(jù)處理模塊、由ARM構(gòu)成的數(shù)據(jù)顯示模塊。可以通過人機(jī)界面向系統(tǒng)輸入對(duì)應(yīng)的參數(shù)指令。人機(jī)交互模塊主要可以設(shè)置脈沖寬度、采樣點(diǎn)數(shù)，以及選擇發(fā)送何種波長(zhǎng)的激光。AD數(shù)據(jù)采集模塊、由FPGA主控芯片構(gòu)成的數(shù)據(jù)處理模塊、完成數(shù)據(jù)的采集與運(yùn)算處理，運(yùn)算處理后的結(jié)果存儲(chǔ)到SRAM里。數(shù)據(jù)循環(huán)采集，結(jié)果累加后再進(jìn)行平均。完成數(shù)據(jù)處理后，采用串口發(fā)送數(shù)據(jù)，實(shí)現(xiàn)與ARM的通訊與數(shù)據(jù)顯示[1]。整個(gè)系統(tǒng)的數(shù)據(jù)采集部分采用分模塊化設(shè)計(jì)如圖2所示。

FPGA采用在PS方式下，DCLK表示配置時(shí)鐘，F(xiàn)PGA主控芯片大都內(nèi)部都自帶時(shí)鐘源，也可為外部時(shí)鐘源提供的時(shí)鐘，配置數(shù)據(jù)用DATA表示，nCONFIG為配置命令，主要功能為配置控制狀態(tài)的輸入；器件復(fù)位時(shí)低電平有效。DATA是配置數(shù)據(jù)，F(xiàn)PGA接收配置時(shí)鐘、配置命令和配置數(shù)據(jù)，給出配置的狀態(tài)信號(hào)以及配置完成指示信號(hào)[3]。

3 數(shù)據(jù)分析與總結(jié)

數(shù)據(jù)處理模塊主要完成的是對(duì)采集信號(hào)的算法處理。它不僅可以控制脈沖寬度，并控制兩個(gè)并行脈沖之間的距離和取樣信號(hào)。為了改善信號(hào)軌跡結(jié)果的信噪比，實(shí)現(xiàn)數(shù)據(jù)的多重發(fā)送，在數(shù)據(jù)算法處理上，采用了平均算法因?yàn)樵肼暿请S機(jī)的，通過求得一定距離的數(shù)據(jù)點(diǎn)把它們加以平均，噪聲被平均后無(wú)限趨近于零，并且剩下的數(shù)據(jù)將更準(zhǔn)確的反映背向散射和反射程度。

參考文獻(xiàn)

[1] 牛琨.基于ARM的OTDR系統(tǒng)及其應(yīng)用軟件設(shè)計(jì)[D].天津大學(xué)，2008.

[2] 張愷.基于ARM的OTDR控制系統(tǒng)的構(gòu)建[D].天津大學(xué)，2007.

[3] 張新慧，彭麗芳，陳宗軍，等.利用重復(fù)采樣技術(shù)提高OTDR中ADC量化精度[J].山東理工大學(xué)學(xué)報(bào)：自然科學(xué)版，2002，16（4）：34-37.endprint