一種脈沖雷達數字AGC的設計與FPGA實現

許彥章，黎文杰，吳 剛

(上海無線電設備研究所，上海 200090)

一種脈沖雷達數字AGC的設計與FPGA實現

許彥章，黎文杰，吳 剛

(上海無線電設備研究所，上海200090)

分析了雷達的自動增益控制的原理，提出了一種適用于脈沖雷達的數字化AGC的設計與實現方案，對于數字AGC的控制模塊及電壓與功率在不同輸入條件下的關系進行了詳細的介紹，在FPGA的軟件設計及實現算法的基礎上，通過線性調頻信號雷達系統進行驗證，試驗結果表明方案具有收斂速度快、控制精度高等特點。

數字增益控制；可編程邏輯器件；排序；線性調頻信號

0 引言

自動增益控制(AGC)在雷達系統中用于調整中頻接收機的動態范圍，當雷達探測位于最遠距離的最小目標時，目標回波信號最小；而當探測最近距離的最大目標時，目標回波信號最大。

脈沖雷達自動增益控制(AGC)根據接收信號幅度變化自動對接收機的增益進行調整, 匹配整個接收通路中的動態范圍[1]。自動增益控制(AGC)在脈沖雷達中頻接收機中的功能：第一，防止信號過大引起接收機失真。中頻接收機在不同距離模式下目標回波強度接收機工作在線性動態范圍內，不存在較大的失真，保證和差通道的相位差能夠穩定對角度進行精確測量。第二，補償接收機增益的起伏。實際艦船目標測量過程中符合Swinling慢起伏模型，為保證回波信號在幀周期內保證一定穩定回波信號范圍。

傳統的模擬AGC主要在中頻接收機對和通道閉環中實現，模擬AGC受到放大器、檢波電路及低通濾波等器件特性影響[2]，通常無法適應現代雷達脈沖寬度變化范圍大、重頻抖動等特點，導致濾波響應慢，控制時常數較大，對抗干擾差。數字AGC基本原理是對歸一化通道進行ADC采樣后量化處理，估計脈沖雷達距離門內量化后信號的幅度，通過查表對數化輸入功率，調整中頻接收機增益，控制回波信號幅度在一定時間處于設定的范圍內[3]。隨著可編程邏輯器件及數字信號處理的快速發展，本文數字AGC邏輯計算及控制部分由高性能信號處理機實現，增益放大及衰減控制由中頻接收機高精度DAC實現，具有控制靈活度高、控制精度高、穩健性強等特點[4]，同時具有自動數字AGC與手動控制AGC的功能。

1 數字AGC設計與分析

本文數字AGC的設計主要包括兩個部分：一部分由信號處理機實現，完成AGC邏輯計算與控制；另一部分由中頻接收機實現，完成AGC量化增益控制。兩者之間通過串轉并接口(SPI)協議通信，實現自動增益控制，如圖1所示。

圖1 數字AGC模塊結構圖

1.1數字AGC邏輯計算與控制

假定中頻線性調頻脈沖信號(LFM)為：

sr(n)=A(n/fs)·cos(2πf0(n/fs)+μπ(n/fs)2)

(1)

其中，A為中頻信號，fs為采樣量化頻率，μ為調頻斜率，n為從距離門起始點N0到距離門終止點NM的采樣點數。

經過數字ADC直接采樣后，量化為N位比特位，用數字檢波的方式得到信號的幅度包絡C(n)為：

C(n)=A(n/fs)

(2)

當脈沖信號距離門上升沿時，滑窗比較輸入信號幅度值，并按照幅度值進行由大到小滑窗排序，設計保留距離門內最大若干個幅度值，實現過程如圖2所示。得到距離門內排序后的最大K個信號幅度值為(由大到小)：

{C1C2…CK}

(3)

圖2 檢波排序估計算法

在距離門下降沿到達時，完成回波信號幅度排序，為防止采樣信號過沖影響，剔除L個野值，采用均值法估計脈沖信號距離門內數字檢波后幅度值為：

(4)

數字檢波后的第k個脈沖信號的功率為Pk，要求中頻接收機第k+1的脈沖信號和通道歸一化功率為P0，則需要控制的增益變化為：

(5)

其中Cest表示第k個脈沖估計的幅度值，C0表示歸一化電平值。

工程實現中，對數計算復雜度高，不利于數字可編程邏輯器件(FPGA)實現，可以通過查表法設定若干擋位的增益[5]，本文中采用增益變化ΔG的范圍為-10 dB～+10 dB，步進1 dB，通過增益步進調整，調整收斂歸一化電平門限范圍內。

1.2數字AGC電壓與功率增益的關系

中頻接收機的功率增益放大器與AGC電壓成對數線性關系，傳統脈沖雷達采用的功率增益的動態范圍為-10 dB～60 dB，符合線性區，當功率增益超過60 dB，功率放大進入飽和區。圖3給出某中頻接收機AGC電壓與輸出增益之間的關系。

圖3 不同重頻下增益與電壓對應關系

從圖3中可以看出，數字AGC電壓控制范圍在1.2 V～5.2 V之間，根據第k個脈沖信號增益及增益變化得到第k+1個信號增益為：

Gk+1=Gk+ΔGk

(6)

根據圖3利用中頻接收機接收輸入的AGC電壓值與接收機增益之間的關系，計算第k+1次電壓控制值為：

Vk+1=f(Gk+1)

(7)

1.3AGC電壓與功率增益的擬合

為了便于信號處理的FPGA實現，在保證控制精度的條件下，對中頻接收機電壓與功率增益在線性區進行擬合，擬合采用三階擬合函數，圖4給出擬合后曲線與擬合前測試曲線之間的關系，擬合后對應關系為：

(8)

為了保證計算的精度，滿足一定動態范圍，在得到當前增益后，計算AGC電壓時，擬合后曲線的系數b2、b1、b0按照多項式擴位后虛位運算，得到AGC電壓控制碼。

圖4 AGC電壓與功率增益擬合前后對比

2 數字AGC的實現

本文實現信號處理的AGC邏輯計算與控制在Xlinix公司的FPGA芯片XC5VSX95T實現，歸一化模數轉換器(ADC)采樣芯片為14 bit，實現的邏輯模塊包括ADC數字檢波模塊、排序模塊、數字AGC自動控制模塊。中頻信號放大增益采用數模轉換器(DAC)輸出模擬電壓，控制放大器對信號進行調整到歸一化電壓范圍內。表1給出了實現的數字AGC的硬件參數指標。

表1 數字AGC的參數表

從表1可以看出該數字AGC能夠滿足大的信號動態范圍，在脈沖重復頻率以及脈沖寬度、信號帶寬有較強的適應性；為減少數據運算、減少占用FPGA的寄存器等邏輯資源，在數字AGC排序階段，取量化輸入的ADC的高八位，計算功率檢波電壓的值。通過查表對數運算，計算控制電壓的增益變化值。通過增益擬合曲線，得到AGC控制電壓值。

圖5給出AGC增益控制實現的狀態機，由于脈沖雷達信號通常是緩變信號，通過多個脈沖的滑窗平均估算下一個脈沖控制電壓，為保證AGC電壓控制在一定范圍內，不出現信號振蕩，設置增益變化率門限小于T時，輸出增益變化率為0 dB，不進行電壓控制。圖6給出實現數字AGC控制的FPGA資源使用情況，最大系統工作時鐘為100 MHz，滿足工作時序要求。

圖5 AGC增益控制狀態機

圖6 數字AGC控制FPGA資源利用

3 實驗結果及分析

本文實驗采用Xlinix公司的Vertix-5芯片 XC5VSX95T實現FPGA的主要軟件算法[6]，采樣頻率為200 MHz、輸入中頻信號為250 MHz、帶寬為40 MHz的線性調頻信號(LFM)，脈沖寬度采用100 μs。

AGC初始值采用手動模式設置，通過模擬DAC輸出，控制AGC電壓到50 mV(截取ADC高8位)。圖7給出使用FPGA在線調試工具ChipScope捕獲的信號，圖7(a)表示控制前AGC輸出后的數字采樣信號，圖7(b)表示控制前的AGC控制碼時序。

圖7 手動數字AGC控制前信號

圖8給出自動數字AGC控制后模擬DAC輸出，控制AGC電壓到500mV(截取ADC高8位)。其中圖8(a)表示控制后AGC輸出后的數字采樣信號，圖8(b)表示控制后的AGC控制碼時序。

圖8 自動數字AGC控制后信號

4 結論

為了滿足雷達信號處理中頻接收機對脈沖信號的自動增益控制的需求[7]，本文提出一種應用于脈沖雷達的數字化中頻接收機自動增益控制的FPGA實現方法，并對系統實現的功能進行了測試。測試結果表明，該設計實現可有效滿足中頻接收機對脈沖信號快速性、靈活性的需求，具有廣泛的應用前景。

[1] 胡俊杰,葉永杰,帥明．數字中頻接收機中數字AGC的設計與實現 [J] .通信對抗,2015,34(1):29-33.

[2] 張松柏，李紅虎.數字AGC技術在跟蹤雷達上的應用[J] . 艦船電子對抗, 2014,37(1):53-56

[3] 任建，黃海生.一種GPS 接收機中自動增益控制的設計[J] 電子設計工程, 2015,23(12):58-60.

[4] 童智勇，陳佳民,等.用于星載SAR數字AGC增益控制的雙門限步進法[J] .遙感技術與應用,2007,22(1):83-87.

[5] 朱璐，鄒波,江利中. 脈沖雷達自適應步進數字AGC設計與仿真[J].制導與引信,2014,35(2)：22-27.

[6] 賁德,韋傳安,林幼權.機載雷達技術[M].北京：電子工業出版社機,2006.

[7] 王銀鈴,李華春. 基于FPGA的多通道并行高速采樣研究[J].微型機與應用,2015，34(9):37-39.

2017-04-25)

許彥章(1983-)，通信作者，男，碩士研究生，工程師，主要研究方向：雷達信號處理。E-mail：xuyanzhang209@163.com。

黎文杰(1983-)，男，碩士研究生，工程師，主要研究方向：雷達接收機。

吳剛(1987-)，男，碩士研究生，工程師，主要研究方向：信號處理機。

Design and implementation of digital automatic gain control with pulse radar on FPGA

Xu Yanzhang, Li Wenjie, Wu Gang

(Shanghai Radio Equipment Research Institute, Shanghai 200090, China)

A kind of design and implementation of digital automatic gain control(DAGC) with pulse radar is proposed after researching the principle of AGC，digital automatic gain control module, and the relationship between voltage and power under different input conditions are mainly introduced. On the basis of FPGA software design and implementation of algorithms, validation of algorithms is verified based on radar system of linear frequency modulated (LFM) signal. The results indicate this digital automatic gain control is fast-convergence and high-precision.

DAGC; FPGA; sort; LFM

TP952

A

10.19358/j.issn.1674- 7720.2017.22.007

許彥章，黎文杰，吳剛.一種脈沖雷達數字AGC的設計與FPGA實現J.微型機與應用，2017,36(22)：23-25,29.