CMOS數模混合芯片布局和噪聲隔離及綜合驗證研究

張卓先

摘 要：數模混合芯片已經在當今世界占據越來越大的市場份額了，而它所包含的諸多問題也很值得研究，比如數字模擬模塊之間的布局、噪聲隔離和電源分配，以及之后的混合驗證等。本文即以此入手，闡述了上述數模混合芯片存在的諸多問題。內容涉及到后端設計的各個方面，希望能為廣大后端工程師提供一些借鑒，以期提高芯片設計的水平和效率。

關鍵詞：數模 芯片 噪聲 驗證

中圖分類號：TN41 文獻標識碼：A 文章編號：1672-3791（2018）10（c）-000-02

以功能為標準來進行劃分，集成電路芯片大致可分為三類：純數字、純模擬以及數模混合。數字芯片具有結構化和自動化設計程度高，研發速度快，人才培養周期短等特點，模擬電路則在精度方面更具優勢，而且是自然界各種信號的接口，缺點是自動化程度低，人才培育周期較長。數模混合芯片則結合了雙方的優勢，是未來芯片產業發展的趨勢。但數字和模擬電路之間存在的差異使得混合芯片的布局，噪聲隔離以及LVS（電路板圖一致性的檢查）驗證等方面成為一個難點，本文即以此為切入點，探討了上述問題。

1 數模混合芯片的噪聲隔離及布局

一般而言，數字電路頻率高，信號變化快，會對以精度見長的模擬電路造成嚴重干擾，所以在芯片上，對數模電路之間的各方面隔離就顯得非常重要了。通常情況下，數字模擬電路之間容易形成干擾的途徑有襯底和金屬線兩種。混合芯片生長在單一襯底（常為P型注入）之上，對數字和模擬電路中的NMOS晶體管來說，它們具有同樣的P型襯底，噪聲即會通過襯底進行傳導。尤其是為了防止閂鎖效應（latch up），很多芯片會加重襯底摻雜以便減小襯底電阻，這樣會使噪聲傳遞更加嚴重。而金屬線之間的噪聲傳遞一般是通過線間介質層（ILD）所具有的電容來耦合產生的，一般稱其為串擾（crosstalk）。這些噪聲輕則會影響電路性能，重則會使電路邏輯功能產生錯誤，對于上述兩種噪聲干擾的防治，在設計中的方法有N阱隔離、保護環隔離、深阱隔離、屏蔽線隔離、SOI（絕緣襯底硅）等，前4種方法屬于后端設計的范疇，最后一種是由工藝廠來完成的，N阱、保護環、深阱（需要額外的掩膜版）和SOI的添加都是試圖在襯底上隔絕噪聲，而屏蔽線則用來隔離線間耦合噪聲。N阱隔離無需額外掩膜版，但鑒于N阱深度有限，且不能給NMOS器件提供完善屏蔽，而深阱的添加則能解決NMOS晶體管的分隔問題，且其深度遠勝于N阱。保護環隔離是在模塊外依次添加P型和N型的注入環，三環結構（PNP）要比雙環（PN或NP）的效果更好。屏蔽線方法是在干擾線和敏感線之間放置連接電源或地的屏蔽線，芯片在上電時電源電壓會由零上升，這種波動使其屏蔽效果弱于連接地的屏蔽線。模擬信號和慢數字信號之間，慢數字信號和時鐘線之間，高敏感度模擬線和低敏感度模擬線之間的屏蔽，它們所連接的電源或地是不同的，應該按照屏蔽線不能給電源和地造成反向干擾這個原則加以選擇。

但無論是襯底隔離還是屏蔽線的方法，都很難百分之百地去除模擬數字電路間的噪聲。所以更應注意的是在布局上使兩者區隔開來，因為從理論上來說，當距離非常大時，噪聲傳導幾乎可以忽略不計了。可是對于芯片設計而言，面積引發的成本問題同樣是必須要考慮的，所以適當的排布模擬數字單元以做好權衡就顯得更為重要了。在進行數模混合電路的布局時，首要的考慮因素就是使數字電路和模擬電路分開，而且頻率最快的數字電路（如時鐘電路）和最敏感的模擬電路（如偏置電壓，偏執電流模塊，ADC）應該間隔最遠，最好能處于芯片的兩端，并做好各種屏蔽措施，而信號轉換較慢的數字電路和敏感度不太高的模擬電路可以放置在數字和模擬部分的交界處，但它們之間同樣要有屏蔽的存在。與此相結合的是電源和信號I/O（輸入輸出接口）的放置，通常情況下，電源I/O分為3種：一是模擬專用I/O，給模擬電路供電；二是數字低壓I/O，用于芯片內的數字電路；三是數字高壓I/O，負責給I/O上的ESD（靜電釋放）器件供電，用于芯片核心邏輯電路的數字和模擬I/O都應該盡量放置于對應電路模塊附近，這樣既避免了金屬連線穿越干擾模塊，產生耦合噪聲，也能使其長度盡量縮短，減小了寄生參數，同時還使得數字和模擬各自的ESD環路保持完整和有效。數字和模擬I/O的電源和地線之間利用power cut（一組背靠背的二極管）相連接，使得整個芯片的ESD系統完整銜接。需要注意的是，有些模塊的干擾能力極強，如PLL（鎖相環），甚至對數字電路也會造成影響，這樣的模塊需要放置于芯片的邊緣處，其電源和地線的I/O最好也要單獨設置，而與此相類似，少數敏感電路也應該采用單獨電源，比如圖像傳感器中的像素陣列，它的電壓同樣應該獨立供給。信號線之間除了要采用屏蔽外，放置順序也需注意。時鐘線要放置在最遠離模擬線的區域，由近及遠，它旁邊依次是：快變化數字線，慢變化數字線，模擬電流線，模擬電壓線，這是按照各部分的干擾和敏感程度劃分的。

2 模數芯片的混合驗證

模數芯片的后端設計通常分為兩種，以數字為主導和以模擬為主導，這是依照芯片電路中數字還是模擬占據更多部分來決定的。以數字為主導的流程是將模擬單元的版圖轉換為IP，輸入數字APR（自動布局布線）工具中進行后續拼接和驗證，以模擬為主導的流程則是將APR生成的數字部分以gds格式提供給模擬后端工具進行后續工作。本文以后者為例說明模數芯片的混合驗證。不同于單個模塊可以直接通過calibre提取電路網表進行驗證，混合芯片的網表通常需要手動拼接各個模塊的子網表。一款常用的混合芯片所用到的子網表有：頂層單元的網表（包含所有的模擬電路和部分不由APR生成的數字電路，通過icfb工具提取，作為其他所有子網表的頭文件），I/O單元的網表（包含I/O單元定義，由工藝廠提供），RAM的網表（RAM生成器自動生成），數字的頂層網表（由APR工具生成），數字基本單元網表（包含數字基本單元定義，由工藝廠提供），所有的子網表都應該使用命令INCLUIDE鏈接入頂層單元網表內。APR生成的數字網表格式是*.v的，要和其他網表進行拼接驗證就要先對其利用v2lvs命令進行格式轉換。

數字頂層網表只描述了數字單元之間的連接關系，數字單元內、晶體管級的定義是在數字基本單元網表內完成的。需要注意的是，工藝廠為了簡便，對數字基本單元網表內電源與地的定義使用了GLOBAL全局變量的方法，這樣可能會影響到頂層網表內電源與地的定義，造成混合驗證錯誤，所以相關端口的命名一定要加以區分。因為APR產生的數字模塊網表是通過INCLUDE命令鏈入的，所以當頂層網表內有調用關系的語句涉及到相關數字模塊時，應該使用黑盒子的驗證方法，只保留它的端口，而其內部應該像黑盒子一樣掏空，相同的方法還適用于I/O電路網表。

3 結語

本文陸續探討了數模混合芯片在布局，噪聲隔離和綜合驗證等方面存在的一些問題，內容涉及到后端設計的各個方面，希望能為廣大后端工程師提供一些借鑒，以期提高芯片設計的水平和效率。

參考文獻

[1] 黃瑩.calibre驗證在集成電路版圖設計中的應用[J].電腦編程機器技巧與維護，2015（6）：33-39.

[2] 高秋紅.面向SOC設計的混合驗證方法及其應用[J].電腦知識與技術，2006（8）：66-69.