一種高電源抑制比無片外電容LDO設計

張偉，袁圣越，田彤

（中國科學院上海微系統與信息技術研究所，上海200050）

隨著集成電路制造工藝水平的迅猛發展，不同的功能模塊，比如數字，模擬，射頻電路集成在一塊芯片上。然而電源噪聲會大大削弱對噪聲敏感的電路模塊的性能，如改變VCO輸出信號的頻率和相位，所以必須通過電源管理模塊對外部電源進行處理，得到模塊所需性能標準的電壓[1-3]。

低壓差線性穩壓器（Low Drop-Out Regulator，LDO）是電源管理中的重要模塊，電源抑制比（Power Supply Rejection，PSR）決定了其對電源噪聲的抑制能力[4]，由于傳統LDO的PSR較低，且需要外接大電容來提高電路的穩定性，不利于集成，所以，高性能LDO相繼被提出[5-11]。文獻[5]和[6]分別提出一種無片外電容LDO，但電源抑制比較低，不能滿足對噪聲敏感的射頻模塊的需求，文獻[9]提出了一種利用兩個低通濾波器提高PSR的LDO，但面積較大，不利于片上集成。

文中采用UMC 65 nm RF CMOS工藝，引入PSR增強電路，設計了一種用于射頻芯片供電的，可片上集成的，高電源抑制比的無片外電容LDO。

1 LDO的PSR分析

傳統LDO基本結構如圖1所示，主要包括誤差放大器（EA），電阻反饋網絡（R1，R2），功率調整管MP。

圖1 傳統LDO電源噪聲到輸出路徑

電源噪聲主要通過4條路徑傳送到輸出端[11-12]。路徑一是通過帶隙基準電路，誤差放大器和調整管傳送到輸出端，此通路的傳輸函數和帶隙基準的電源抑制比PSRbg相關。路徑二是通過誤差放大器，調整管傳送到輸出端，此通路的傳輸函數和誤差放大器的電源抑制比（Power Supply Rejection Ratio，PSRR）PSRRe相關，路徑一和二的傳輸函數為式（2）。路徑三是通過調整管MP的柵源寄生電容Cgs和調整管，將電源噪聲轉化為輸出電流，從而影響輸出電壓。路徑四是通過調整管有限的源漏電阻rds和漏源電容Cds傳送到輸出端，路徑三和四的傳輸函數如式（3）所示。

其中，Ae和ωe分別是誤差放大器的低頻增益和輸出極點，gm和rds分別是功率調整管的跨導和溝道電阻，R1和R2是反饋電阻，ZL（s）是輸出端等效負載阻抗，He（s）是LDO的開環增益，β（=R2/（R1+R2））是反饋系數。

由（2）和（3）式可得低頻段和高頻段的總的傳輸函數可分別近似為：

低頻情況下，由于誤差放大器的增益Ae較大，式（4）的最后一項較小，即電源噪聲通過路徑三和四傳送到輸出端的噪聲較小，主要是路徑一和二限制了LDO的PSR，即由PSRbg和PSRRe決定，并被反饋電阻網絡放大（1+R1/R2）倍，增大PSRbg和PSRRe即可提高低頻段LDO的PSR。

中高頻情況下，由于運算放大器有限的輸出極點，通路一和二對PSR的影響相對較小，故主要是通路三和四限制了中高頻情況下LDO的PSR。可通過減小路徑三和四對輸出的影響，從而提高中高頻情況下的PSR。

由于Cgs的存在，調整管MP的柵端電壓受電源噪聲的影響，若調整管的柵源電壓差變化ΔVgs，則輸出電壓變化為：

如果可以使ΔVgs=0，即調整管的柵源電壓差不受電源噪聲的影響，則可消除電源噪聲通過路徑三對輸出的影響，提高LDO的PSR。

2 本文提出的LDO

2.1 LDO原理框圖

本文提出的LDO框圖如圖2所示，去掉了傳統LDO中反饋電阻R1和R2，LDO的輸出直接反饋回誤差放大器的輸入端。在誤差放大器和調整管之間引入了PSR增強電路，采用RC補償網絡保證電路穩定性，在反饋回路引入低通濾波器。

圖2 本文提出的LDO框圖

2.2 PSR增強電路

如圖3所示，虛線左側為PSR增強電路，虛線右側為LDO輸出級，去掉了傳統LDO結構中的反饋電阻R1和R2，LDO的輸出直接反饋回誤差放大器的輸入端。

圖3 PSR增強電路

M5的柵端和源端接地，產生極小的泄漏電流，使M4的柵端電壓和源端電壓幾乎相等，則M3的柵端電壓和源端電壓也幾乎相等，令M4的寬長比比M3大的多，此時M3的源漏端等效為一個GΩ級的電阻，與電容C構成截止頻率極低的低通濾波器，如圖3中等效電路所示。在10 Hz附近，M2柵端電壓的大部分噪聲被濾除，使其柵端交流小信號等效接地。此種方法構成的低通濾波器，不僅濾波效果很好，而且降低了對電容C值的需求，減小了片上電容和電阻所需的版圖面積，適合片上集成。

對于電源噪聲Vdd，管子M2相當于一個共柵極放大器，則電源噪聲Vdd傳遞到M2的漏端的小信號為：

其中，gm1和gm2分別為M1和M2的跨導。

本文提出的LDO中，誤差放大器采用的是NMOS管輸入的折疊共源共柵結構的差分放大器，根據文獻[13]的分析可知，該結構對電源噪聲有一定的屏蔽作用，使誤差放大器的輸出端幾乎不受電源噪聲的影響。故運放輸出端，即M1的柵端不受電源噪聲的影響，即電源噪聲不會通過源跟隨器M1傳送到調整管的柵端。

輸出端的噪聲通過反饋回路，誤差放大器，M1傳至調整管的柵端，從而進一步穩定輸出電壓。綜上可得加入PSR增強電路結構后，路徑三和四的傳輸函數為：

根據第一節的分析，可推得無PSR增強電路和反饋電阻結構的LDO中，路徑三和四的傳輸函數如下：

比較式（8）和式（9）可知，PSR增強電路的引入使LDO的PSR顯著提高。由式（8）可知，若分子為零，即1+gmrds（1-gm1/gm2）=0，即gm2=（1+1/gmrds）gm1時，路徑三和路徑四的傳輸函數為零，即可得理想情況下無限大的PSR，故適當調整管子M1和M2的大小，使gm1和gm2接近上述關系，可以進一步優化LDO的PSR。

圖4 本文提出的LDO電路圖

2.3 LDO電路分析

本文提出的LDO具體電路如圖4所示，包括偏置級，誤差放大器，PSR增強電路，輸出級，串聯電阻電容補償網絡，反饋回路上的低通濾波器幾個部分。

在誤差放大器的輸出端和功率調整管MP的漏端之間引入串聯的電阻R1和電容C1構成的補償電路，保證了系統的穩定性。

誤差放大器為折疊共源共柵結構，可以提供較大增益，并且只引入一個極點，從而降低對補償電路的要求。適當增大M8，M9，M17，M18的過驅動電壓，可以有效降低誤差放大器的等效輸入噪聲。去掉反饋電阻R1和R2，即消除了反饋電阻的熱噪聲，從而進一步降低了LDO的輸出噪聲。

LDO的輸出至誤差放大器的反饋回路加入了由R2和C2構成的低通濾波器，有效降低了由于輸出端接不同負載以及后級震蕩對LDO反饋回路的影響，其電容C2可以在版圖面積允許的范圍下，大量鋪設，保證反饋回路的信號穩定。

3 仿真結果

基于UMC 65nm RF CMOS工藝，采用Cadence Spectre RF工具對本文提出的LDO進行仿真。電源電壓為1.8 V，輸出電壓為1.2 V，負載電流為30 mA。

環路交流小信號特性仿真結果如圖5所示，相位裕度為86.8°，增益裕度為33.4 dB，表明系統處于穩定狀態。

圖5 開環增益和相位頻率響應仿真

改進前后LDO的PSR仿真結果對比如圖6所示，其中虛線為沒有PSR增強電路的LDO的PSR仿真結果，實線為加入PSR增強電路的LDO的PSR曲線。可以看出，本文提出的LDO在10 kHz處，PSR為-95.2 dB，100 kHz處，PSR為-84.4 dB，在1 MHz處為-50.6 dB，相比無PSR增強電路的LDO，PSR分別提高了15 dB，40 dB和30 dB。

圖6 有無PSR增強電路的LDO的PSR仿真

LDO的輸出噪聲曲線如圖7所示，在100 kHz處的頻點噪聲為8.3 nV/√Hz，1 MHz處的頻點噪聲為6.9 nV/√Hz，結果表明該LDO具有較低的輸出噪聲，可以滿足對噪聲敏感的射頻電路的需求。

圖7 輸出噪聲仿真

表1為本文設計的LDO與已發表文獻中LDO的性能比較，由表可知本文LDO在具有較高PSR的同時，輸出噪聲很低，適合為射頻芯片供電，且芯片面積較小，無片外電容，有利于片上集成。

表1 LDO性能的總結與比較

4 結 論

文中提出了一種帶PSR增強電路的LDO，在1 MHz處，PSRR為-50.6 dB，輸出噪聲為6.9 nV/√Hz，相比無PSR增強電路的LDO，PSR提高了30 dB，可廣泛用于對電源抑制比要求較高的射頻電路中。并引入串聯RC補償網絡，保證了電路的穩定性，除去了片外補償電容，易于片上集成。相比現有文獻中LDO的性能，本設計PSR相對較高，且芯片面積和輸出噪聲很小。

參考文獻：

[1]Zhan C，Ki W H.An output-capacitor-free adaptively biased low-dropout regulator with subthreshold undershoot- reduction for SoC[C]//Circuits and Systems（ISCAS），2011 IEEE International Symposium on.IEEE，2011:45-48.

[2]王建偉，張啟帆，張先仁，等.一種用于VCO供電的低噪聲LDO[J].微電子學，2015（5）:602-606.

[3]With Full-Spectrum Power Supply Rejection[J].Circuits& SystemsIRegularPapersIEEE Transactions on，2015，62（3）:1-10.

[4]Gabriel A R.LDO模擬集成電路設計[M].譚旻等，譯.北京：科學出版社，2011.

[5]Luo H，Siek L.An output-capacitor-less lowdropout voltage regulator with high power supply rejection ratio and fast load transient response using boosted-input-transconductance structure[C]//EDSSC 2015，Conference on Electron Devices and Solid-State Circuits，2015.

[6]Chong S S，Chan P K.A 0.9-uA quiescent current output-capacitorless LDO regulator with adaptive power transistors in 65-nm CMOS[J].Circuits&Systems I Regular Papers IEEE Transactions on，2013，60（4）:1072-1081.

[7]溫曉珂，談熙，閔昊.用于射頻SOC芯片的低噪聲高電源抑制比LDO[J].固體電子學研究與進展，2011，31（3）:274-279.

[8]Ho E N Y，Mok P K T.Wide-Loading-Range fully integratedLDRwithaPower-Supplyrippleinjection filter[J].Circuits&Systems II Express Briefs IEEE Transactions on，2012，59（6）:356-360.

[9]Guo J，Leung K N.A 25mA CMOS LDO with-85dB PSRR at 2.5MHz[C]//Solid-State Circuits Conference.2013:381-384.

[10]王磊，楊云，許志斌，等.一種高電源噪聲抑制比的LDO設計[J].微電子學，2015（5）:590-593.

[11]EL-NOZAHI M，Amer A，Torres J，et al.High PSR low drop-out regulator with feed-forward ripple cancellation technique[J].IEEE J Sol StaCirc，2010，45（3）:565-577.

[12]Park C J，Onabajo M.SILVA-Martinez J.External capacitor-less low drop-out regulator with 25dB superior power supply rejection in the 0.4-4MHz range[J].IEEE J Sol StaCirc，2014，49（2）:486-501.

[13]Gupta V，Rincon-Mora G A，Raha P.Analysis and design ofmonolithic，high PSR，linear regulators for SoC applications[C]// SOC Conference，2004.Proceedings.IEEE

[14陰亞東，閻躍鵬.一種低噪聲高電源抑制比CMOS低壓差線性穩壓器[J].固體電子學研究與進展，2013，33（6）:571-577.

[15]Yang B，Drost B，Rao S，et al.A high-PSR LDO using a feedforward supply-noise cancellation technique[C]//Custom Integrated Circuits Conference.2011:1-4.

[16]Khadiri K E，Qjidaa H.A low noise，high PSR low-dropout regulator for low-cost portable electronics[C]//ComputerSystems and Applications（AICCSA）.NY，USA:IEEE，2013:1-5.