基于工業(yè)物聯(lián)網(wǎng)的智能網(wǎng)關(guān)設(shè)計(jì)

張 儀,楊露霞，張 椅

(重慶川儀軟件有限公司,重慶 401121)

0 引言

物聯(lián)網(wǎng)時(shí)代的到來為我國(guó)的工業(yè)領(lǐng)域帶來了新的機(jī)遇和挑戰(zhàn)。它將快速引導(dǎo)傳統(tǒng)的工業(yè)進(jìn)入現(xiàn)代化。智能制造應(yīng)用服務(wù)實(shí)施的關(guān)鍵是設(shè)備和網(wǎng)絡(luò)。當(dāng)設(shè)備實(shí)施了智能化改造之后，信息的傳輸渠道的建立是關(guān)鍵。傳統(tǒng)設(shè)備的通信標(biāo)準(zhǔn)種類繁多，使得設(shè)備之間的互聯(lián)互通很難實(shí)現(xiàn)。對(duì)于未來面向智能工廠的工業(yè)物聯(lián)網(wǎng)的發(fā)展，研究一種能夠滿足各種工業(yè)現(xiàn)場(chǎng)的通信需求、適用于各類設(shè)備通用接入功能、可實(shí)現(xiàn)設(shè)備間互聯(lián)互通的新技術(shù)是很有必要的。本文基于工業(yè)物聯(lián)網(wǎng)，設(shè)計(jì)了一種面向現(xiàn)場(chǎng)儀表的智能網(wǎng)關(guān)，實(shí)現(xiàn)了現(xiàn)場(chǎng)儀表與網(wǎng)絡(luò)層的互聯(lián)互通。

1 工作原理

智能網(wǎng)關(guān)是一種采集儀表數(shù)據(jù)的通信設(shè)備，主要功能有：為儀表供電、與儀表通信進(jìn)行曼徹斯特編碼(Manchester encoding，ME)調(diào)制等。智能網(wǎng)關(guān)控制流程圖如圖1所示。

圖1 智能網(wǎng)關(guān)控制流程圖Fig.1 Control flowchart of intelligent gateway

圖1中，智能網(wǎng)關(guān)硬件部分由現(xiàn)場(chǎng)可編程門陣列[1](field-programmable gate array,FPGA)核心板與采集底板組成。其中，采集底板部分包括以太網(wǎng)、信號(hào)隔離電路、曼徹斯特調(diào)制電路。FGPA核心板實(shí)現(xiàn)曼徹斯特編碼與解碼，以及以太網(wǎng)的網(wǎng)絡(luò)層媒體訪問控制(media access control,MAC)子層協(xié)議的部分功能。采集底板有多個(gè)獨(dú)立通道，每個(gè)通道都通過兩線制連接一組儀表，實(shí)現(xiàn)供電和曼徹斯特編碼通信功能?？刂贫送ㄟ^以太網(wǎng)口與FPGA進(jìn)行通信，并向下發(fā)送數(shù)據(jù)。FPGA收到數(shù)據(jù)后進(jìn)行曼徹斯特編碼，再由曼徹斯特調(diào)制電路進(jìn)行調(diào)制后通過傳輸線發(fā)送至儀表；儀表進(jìn)行數(shù)據(jù)處理后，再返回?cái)?shù)據(jù)；返回?cái)?shù)據(jù)通過智能網(wǎng)關(guān)中的采集底板解調(diào)后發(fā)送至FPGA，經(jīng)處理后再通過以太網(wǎng)傳輸至控制端進(jìn)行結(jié)果顯示。

2 曼徹斯特編碼

曼徹斯特編碼又稱相位編碼(phase encoding,PE)，是一個(gè)同步時(shí)鐘編碼技術(shù)[2]。曼徹斯特編碼具有很多優(yōu)點(diǎn)：易實(shí)現(xiàn)同步；時(shí)鐘信號(hào)非常豐富，在多個(gè)相同碼元連續(xù)出現(xiàn)的情況下，也能通過跳變找到同步信號(hào)，能在解碼過程中減少誤碼率；信號(hào)通過交流分量傳輸，具有較強(qiáng)的抗干擾性能[3]。

曼徹斯特編碼是一種超越傳統(tǒng)數(shù)字傳輸?shù)男诺谰幋a技術(shù)。其具有隱含時(shí)鐘、去除零頻率信號(hào)的特性，得到了廣泛的應(yīng)用。

3 硬件設(shè)計(jì)

3.1 FPGA核心板

FPGA是在可編程陣列邏輯(programmable array logic,PAL)、通用陣列邏輯(generic array logic,GAL)、復(fù)雜可編程邏輯器件(complex programmable logic device,CPLD)等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展而來的。它實(shí)際上是一種半定制的電路，能夠彌補(bǔ)定制電路的缺點(diǎn)。

由硬件描述語(yǔ)言Verilog[4]完成的電路設(shè)計(jì)，可以快速地?zé)浿?FPGA 上進(jìn)行測(cè)試，是集成電路設(shè)計(jì)的主流技術(shù)。邏輯單元存在于FPGA內(nèi)部，是用于搭建邏輯電路、完成用戶設(shè)計(jì)邏輯的最小單元。這些單元能實(shí)現(xiàn)邏輯門電路或者一些組合功能。

FPGA內(nèi)部的邏輯塊可通過程序設(shè)計(jì)連接起來，類似芯片內(nèi)的集成電路。因?yàn)檫壿媺K和連接方式可任意改變，所以FPGA具有較大的靈活性，可按需要實(shí)現(xiàn)相應(yīng)的邏輯功能。

智能網(wǎng)關(guān)中的FPGA核心板采用基于Xilinx ZYNQ系列系統(tǒng)級(jí)芯片(system on chip,SoC)器件，內(nèi)部集成ARM公司雙核Cortex-A9處理器的核心板，集成512 MB DDR3 SDRAM，1 GB內(nèi)存資源；具有豐富的外設(shè)資源，通過外部擴(kuò)展，可以實(shí)現(xiàn)高速USB、SD卡、總線、10/100/1 000 Mbit/s以太網(wǎng)、調(diào)試接口等功能。

3.2 電源方案

3.2.1 FPGA及隔離電路供電方案

選用24 V轉(zhuǎn)5 V電源模塊，輸入電壓+24 V，輸出電壓+5 V，功率6 W，帶載能力1.2 A。此部分電源可保證FPGA核心板以及信號(hào)隔離電路正常工作。

3.2.2 調(diào)制電路通道供電

每個(gè)調(diào)制電路通道是相互獨(dú)立的，由總電源24 V給每個(gè)通道供電。每個(gè)調(diào)制電路通道采用一個(gè)獨(dú)立的24 V轉(zhuǎn)18 V電源模塊，將總電源24 V轉(zhuǎn)換成獨(dú)立的18 V，為通道供電。24 V轉(zhuǎn)18 V電源模塊輸出功率為2 W；最大帶載能力為2 W/18 V≈111 mA。

3.3 曼徹斯特調(diào)制電路

曼徹斯特調(diào)制電路分為信號(hào)發(fā)送電路和信號(hào)接收電路兩部分。發(fā)送電路[5]將FPGA核心板發(fā)送的曼徹斯特編碼調(diào)制后發(fā)送；接收電路[6]負(fù)責(zé)接收儀表傳送的曼徹斯特編碼[7]，并將其解調(diào)后傳送至FPGA核心板進(jìn)行解碼處理。曼徹斯特調(diào)制電路方案框圖如圖2所示。

圖2 曼徹斯特調(diào)制電路方案框圖Fig.2 Block diagram of Manchester modulation circuit

信號(hào)發(fā)送電路由過壓過流保護(hù)電路、濾波電路、放大電路、穩(wěn)壓電路組成。過壓過流保護(hù)電路可在電路中出現(xiàn)過壓過流情況時(shí)，及時(shí)切斷電源，對(duì)電路進(jìn)行保護(hù)。濾波電路用于濾除傳輸數(shù)據(jù)中包含的其他頻率成分的信號(hào)，以增加抗干擾能力。放大電路對(duì)數(shù)據(jù)波形進(jìn)行運(yùn)算放大處理。穩(wěn)壓電路為整個(gè)信號(hào)發(fā)送電路提供穩(wěn)定的工作電壓。

信號(hào)接收電路由濾波電路、放大電路、耦合電路組成。濾波電路、放大電路功能與信號(hào)發(fā)送電路中濾波電路、放大電路的功能類似；耦合電路用于將數(shù)據(jù)波形進(jìn)行整形，以便FPGA進(jìn)行處理。

3.4 網(wǎng)絡(luò)通信

智能網(wǎng)關(guān)中包含三路以太網(wǎng)。以太網(wǎng)包括網(wǎng)絡(luò)層MAC[8]協(xié)議、物理層(physical layer,PHY)[9]物理接口收發(fā)器以及以及網(wǎng)絡(luò)接口三部分。

三路以太網(wǎng)中，兩路的MAC協(xié)議部分由FPGA的專用輸入輸出接口搭建，另外一路由FPGA的普通輸入/輸出接口搭建。MAC協(xié)議主要負(fù)責(zé)控制與連接物理層的物理介質(zhì)。

三路以太網(wǎng)中，兩路的PHY部分由FPGA的專用輸入輸出接口搭建，另外一路由FPGA的普通輸入/輸出接口搭建，實(shí)現(xiàn)了以太網(wǎng)的物理層功能。以太網(wǎng)的外圍電路由專用PHY芯片以及供電電路、網(wǎng)絡(luò)接口等構(gòu)成，與FPGA搭建的協(xié)議部分一起組成了以太網(wǎng)功能。經(jīng)測(cè)試，此方案能實(shí)現(xiàn)千兆以太網(wǎng)穩(wěn)定通信。

4 試驗(yàn)驗(yàn)證

通過搭建基于智能網(wǎng)關(guān)的試驗(yàn)測(cè)試平臺(tái)，驗(yàn)證方案的可行性。測(cè)試平臺(tái)由控制端(計(jì)算機(jī))、智能網(wǎng)關(guān)、電纜線、通信卡、壓力變送器組成。智能網(wǎng)關(guān)與計(jì)算機(jī)通過以太網(wǎng)連接通信，通過電纜與帶通信卡的壓力變送器連接。在計(jì)算機(jī)上，使用以太網(wǎng)調(diào)試軟件發(fā)送與接收數(shù)據(jù)。該軟件能夠?qū)崟r(shí)顯示發(fā)送與接收的數(shù)據(jù)，將發(fā)送與接收的數(shù)據(jù)進(jìn)行對(duì)比，以達(dá)到驗(yàn)證的效果。數(shù)據(jù)發(fā)至FPGA后，由FPGA進(jìn)行曼徹斯特編碼，再發(fā)送至智能網(wǎng)關(guān)曼徹斯特編碼調(diào)制電路，最后通過電纜傳輸至壓力變送器。壓力變送器接收到數(shù)據(jù)后進(jìn)行解碼，然后再返回同樣的數(shù)據(jù)；返回的數(shù)據(jù)通過電纜傳輸?shù)街悄芫W(wǎng)關(guān)，再通過以太網(wǎng)通信傳輸至控制端計(jì)算機(jī)[10]。接收到的數(shù)據(jù)在以太網(wǎng)調(diào)試軟件界面上顯示，并進(jìn)行對(duì)比驗(yàn)證。在示波器上捕捉到控制端發(fā)送波形與接收波形，二者基本一致，說明曼徹斯特編碼在智能網(wǎng)關(guān)傳輸通道中比較穩(wěn)定。

控制端發(fā)送與接收數(shù)據(jù)顯示界面是以太網(wǎng)調(diào)試軟件界面，分為發(fā)送區(qū)和接收區(qū)。發(fā)送區(qū)顯示控制端發(fā)送一次00、01、02、03、04、05、06這7個(gè)字節(jié)的數(shù)據(jù)，接收區(qū)顯示控制端接收到返回的00、01、02、03、04、05、06這7個(gè)字節(jié)的數(shù)據(jù)。采用發(fā)送間隔100 ms的連續(xù)發(fā)送模式，進(jìn)行長(zhǎng)期通信試驗(yàn)。在測(cè)試過程中，總共發(fā)送10 003個(gè)字節(jié)，接收到10 003個(gè)字節(jié)，誤碼率為0%。該方案能夠通過控制端與現(xiàn)場(chǎng)儀表穩(wěn)定通信，實(shí)現(xiàn)將現(xiàn)場(chǎng)儀表數(shù)據(jù)上傳至云端。

5 結(jié)束語(yǔ)

傳統(tǒng)的控制系統(tǒng)只能處理設(shè)備的過程量，無法承載智能設(shè)備的智能服務(wù)信息以及與現(xiàn)場(chǎng)關(guān)聯(lián)的數(shù)據(jù)處理。通過研究控制和服務(wù)信息分流的智能網(wǎng)關(guān)，解決了設(shè)備的現(xiàn)場(chǎng)服務(wù)和運(yùn)行數(shù)據(jù)無法處理以及多個(gè)設(shè)備同時(shí)通信傳輸?shù)膯栴}；既提高了接入設(shè)備的數(shù)量，又增強(qiáng)了數(shù)據(jù)處理能力；既兼顧了傳統(tǒng)現(xiàn)場(chǎng)的控制系統(tǒng)，又可適應(yīng)以數(shù)據(jù)流為核心的物聯(lián)網(wǎng)平臺(tái)，很好地提升了傳統(tǒng)裝備和智能裝備共存于一個(gè)網(wǎng)絡(luò)的服務(wù)能力，有效地保障了制造現(xiàn)場(chǎng)的設(shè)備便捷地接入服務(wù)網(wǎng)絡(luò)。通過信息匯聚，構(gòu)造智能設(shè)備云，開展技術(shù)信息交付、智能故障診斷及服務(wù)執(zhí)行、服務(wù)網(wǎng)絡(luò)與備件優(yōu)化、遠(yuǎn)程診斷與預(yù)防性維護(hù)、質(zhì)量可靠性修正等業(yè)務(wù)，為快速響應(yīng)、跟蹤現(xiàn)場(chǎng)狀況、調(diào)整現(xiàn)場(chǎng)運(yùn)行提供了技術(shù)條件，為構(gòu)建工業(yè)互聯(lián)服務(wù)奠定了基礎(chǔ)。

參考文獻(xiàn):

[1] 李丞,張玉,胡進(jìn),等.基于改進(jìn)曼徹斯特算法的二次雷達(dá)混擾信號(hào)分選[J].現(xiàn)代雷達(dá),2017,39(12):29-30.

[2] 陳強(qiáng)軍,方倪,胡安正.基于曼徹斯特碼解碼的 125kHz射頻卡設(shè)計(jì)[J].科技創(chuàng)新與應(yīng)用,2016(30)：57.

[3] 舒平平,王小軍,趙嘎,等.基于 FPGA 的曼徹斯特編碼DSG的設(shè)計(jì)與實(shí)現(xiàn)[J].實(shí)驗(yàn)科學(xué)與技術(shù),2012(10):7.

[4] 潘慧峰.數(shù)字集成電路設(shè)計(jì)中的Vhdl應(yīng)用探討[J].電子世界,2018(7):18-19.

[5] 康華光．電子技術(shù)基礎(chǔ)模擬部分[M]．5版.武漢：高等教育出版社,2005：28-37.

[6] 申莎莎.低頻低噪聲模擬信號(hào)自動(dòng)增益控制系統(tǒng)的設(shè)計(jì)[J].山西大同大學(xué)學(xué)報(bào)(自然科學(xué)版),2018,34(1):24-28.

[7] 蕭寶瑾,程江亮.一種基于反相對(duì)稱調(diào)制的曼徹斯特碼解碼系統(tǒng)[J].信息技術(shù),2016(10)：23-24.

[8] 吳長(zhǎng)瑞,徐建清,蔣景紅.基于FPGA的千兆以太網(wǎng)接口應(yīng)用研究與實(shí)現(xiàn)[J].現(xiàn)代電子技術(shù),2018(9):1-5.

[9] 孫偉龍,朱元武,張振華,等.實(shí)時(shí)以太網(wǎng)核心調(diào)度模塊設(shè)計(jì)及FPGA實(shí)現(xiàn)[J].火力與指揮控制,2018,43(3):111-115.

[10]孫鵬，宋坤，何成，等.物聯(lián)網(wǎng)技術(shù)在電網(wǎng)設(shè)備運(yùn)維管理中的應(yīng)用[J].計(jì)算機(jī)科學(xué)與探索，2017，11(增刊)：363-365.