一種MCU可測性優化設計

范學仕，劉云晶

（中科芯集成電路股份有限公司，江蘇無錫 214072）

1 引言

MCU設計采用IP核的復用技術，大大縮短了復雜芯片的設計周期，提高了設計產量并加快了產品的面世速度，在消費電子、工業控制、醫療設備以及人工智能等領域得到廣泛應用[1-3]。MCU具有高集成度和復雜度，使得各IP的I/O端口集成至MCU內部，無法通過MCU芯片引腳直接對各IP進行訪問和控制，降低了內嵌IP的可控性和可觀性，因此需要內建DFT（Design for Testability，可測性設計）以保證芯片的可控性和可觀性[4-6]，DFT設計方法與技術成為MCU測試領域的研究熱點[7]。

針對MCU的測試方法主要分為兩類：基于ATE的外部測試方法[8-9]和基于BIST的內部測試方法[10-11]。

基于ATE的外部測試方法，由被測電路、ATE和ATE存儲器3個基本構件組成。該方法將芯片測試數據（包括測試激勵和測試響應）存儲在ATE的存儲器中，由ATE將測試激勵注入到被測電路，捕捉被測電路實際響應與測試響應比較，輸出測試結果。該方法利用ATE強大的存儲和運算能力，采取更為精確的測試評估規則，有效提高芯片的測試故障覆蓋率，但同時測試成本較高。

基于BIST的內部測試方法，BIST電路主要包括測試激勵生成器、測試訪問控制電路和響應特征分析器。當進入BIST測試模式時，由測試激勵生成器產生測試向量，經過控制電路傳到被測電路，最后由響應特征分析器進行響應分析，得出測試結果。這種測試方法將測試激勵的生成、測試訪問及測試響應分析在芯片內部采用BIST硬件電路實現，從根本上解決了對于外部ATE設備的依賴，降低了測試成本，但增加了芯片的面積，提高了芯片硬件開銷。……