射頻組件中電源濾波電路的頻率與瞬態響應

張大鶴

(中國電子科技集團公司第五十四研究所，河北 石家莊 050081)

0 引言

射頻通信系統中，抑制噪聲和干擾極為重要。電源干擾是電子系統中干擾的重要來源[1]。為了抑制由電源帶來的干擾，射頻系統中一般都采用大量的濾波措施。

目前很多射頻組件設計中，對電源濾波電路原理缺乏分析，元器件的選值缺乏定量計算。濾波電路中常見問題的有：濾波不足、濾波過重、不計算濾波電路的截止頻率、照搬元器件選值、降額不足、元器件被不恰當地理想化、瞬態響應缺乏考慮等，這些問題已經無數次影響了產品的技術指標、可靠性、通用性、體積和成本。事實上，很多濾波電路幾乎沒有發揮任何有益的作用。

可見，對電源濾波電路原理進行理論分析和仿真很有必要。

1 電源噪聲干擾對技術指標的影響

射頻電路中，電源噪聲和干擾在頻域中的影響主要是產生相位噪聲和雜散信號。在時域中則表現為時鐘的抖動。

由于射頻系統中VCO對電源干擾較為敏感，而且具有較為清晰的數學模型，便于分析，下面以VCO為例進行推導。

1.1 相位噪聲

理想VCO的數學模型為[2]：

ω=ω0+Kvu(t)，

(1)

式中，Kv為電調靈敏度。實際VCO的輸出頻率也受電源電壓影響，當調諧電壓固定時，VCO的輸出相位與電源電壓也有類似的關系，其數學模型為：

ω=ω0+Kpu(t)，

(2)

式中，Kp為推頻系數。

(3)

由上式可知，電源噪聲電壓造成相位噪聲與VCO的推頻系數和噪聲的偏移頻率相關。

1.2 雜散

紋波電壓指電源輸出的直流電壓上疊加的交流成分。一般來說，線性電源輸出紋波電壓較小，開關電源輸出紋波電壓較大。

電源的紋波電壓直接調制到VCO的輸出，產生雜散。紋波電壓不是很大時，調制指數?1，在頻偏f處，理論上輸出噪聲電壓在VCO上產生的雜散近似為：

(4)

式中，vn為頻率f的紋波電壓的有效值。由上式可知，電源噪聲電壓造成的相位噪聲與VCO的推頻系數和紋波電壓的頻率相關。

1.3 相位抖動

相位噪聲和雜散在時域中都表現為相位抖動。采樣時鐘相位抖動對ADC的性能有很大影響，具體計算方法可參考文獻[4]和文獻[5]。

2 濾波電路的幅頻響應分析

2.1 實際電容的非理想性

理想電容的容抗為：

(5)

電源濾波電路中，需要考慮實際電容的自諧振頻率和等效串聯電阻(ESR)。

常用的3種電容的特點[6]如表1所示。

表1 常用低頻濾波電容性能比較

電容種類極性ESR(典型值)可靠性抗沖擊能力價格容值體積鋁電解有1～15 Ω低強低大大鉭電解有0.1～1 Ω較高弱較高小小大容量陶瓷無2～30 mΩ較高強較高小小

孤立電容的濾波效果與電源干擾輸出阻抗有關，濾波效果比較有限。

2.2 RC與基本LC低通濾波電路

對于一階RC低通濾波電路，存在極點

(6)

在極點頻率外，電壓的頻率響應是以20 dB/10倍頻程的速度下降。使用這種方式容易實現截止頻率kHz級別的低通濾波器。

基本的LC低通濾波電路如圖1所示，其中R為負載。

圖1 基本LC低通濾波電路

對于圖1這樣的典型電路，存在諧振點[7]

(7)

和Q值

(8)

Q>1時，在諧振頻率附近，負載上的電壓大于電源電壓。也就是說，Q>1時諧振頻率處的噪聲，濾波電路不僅不會抑制，反而放大了。

根據式(8)，在負載不變的情況下，如果需要降低Q值，就需要減小電容C、增加電感L。在一種典型使用狀態下，負載R=100 Ω，諧振頻率f0=1 kHz時，根據式(8)，如果需要Q<1，則電感L應大于16 mH。這樣大的電感體積很大，缺乏工程實用性。所以，抑制Q值宜采用串聯電阻的RLC低通濾波方式。

2.3 RLC低通濾波電路

典型的RLC低通濾波電路如圖2所示。

圖2 典型的RLC低通濾波電路

工程上在對幅頻和瞬態響應的計算中，當通過負載RLOAD的電流不是很大時，可以忽略其影響。此時R主要由電源的輸出電阻、電感的導通電阻和電容的ESR構成。RLC串聯電路存在諧振點[8]

(9)

和Q值[9]

(10)

以及阻尼系數[8]

(11)

實際使用中，回路電阻R越低，Q值越高。大容量陶瓷電容的ESR低本來是優點，但用做LC濾波時Q值可達幾十以上，此時噪聲電壓反而被放大幾十倍以上，事與愿違，值得注意。

當負載電流很小時，可以在電感上串聯電阻以降低Q值。Q≤1時噪聲電壓基本不再得到放大，此時根據式(11)，回路的總電阻需要滿足：

(12)

2.4 3種基本濾波電路對比

3種基本濾波電路的比較如表2所示。

表2 常用濾波電路比較

電路形式RC低通濾波LC低通濾波線性穩壓幅頻特性在諧振頻率以外,頻率響應是以20 dB/10倍頻程的速度下降在諧振頻率以外,頻率響應是以40 dB/10倍頻程的速度下降隨著頻率的提高,濾波效果下降直至消失[10],對稍高頻率的抑制主要通過穩壓器輸入端和輸出端的電容來實現優點成本低、體積小壓降很小,阻帶抑制提高快對頻率很低的干擾具有很高的抑制,例如50 Hz工頻干擾缺點電阻上有一定壓降存在諧振、振蕩、上沖,處理不當時會加重干擾甚至引發故障存在電壓下降和功率損耗;自身有噪聲電壓輸出[11]適用場合負載電流較小(一般100 mA以下),允許一定壓降時負載電流較大,同時不允許較大壓降時需要抑制頻率很低的干擾,允許0.5 V以上壓降時。目前已有極低噪聲穩壓器,輸出噪聲電壓低于2 nV/Hz@10kHz[12],可滿足絕大部分噪聲敏感電路(如鎖相環)的供電需要。

2.5 幅頻響應的仿真結果

對使用鉭電容的RLC濾波電路進行仿真，仿真軟件采用安捷倫公司的ADS2009U1，負載設置為固定電阻。電路如圖3所示，圖中ESR為電容的等效串聯電阻。

圖3 幅頻響應仿真電路及默認元件值

幅頻響應(AV)的仿真結果如圖4所示。

圖4 幅頻響應(AV)仿真結果

通過圖4(a)可以看出，圖3這樣使用鉭電容的RLC濾波電路具有明顯的諧振點，該處的噪聲電壓被放大了20 dB以上；圖4(b)說明了重負載情況下諧振情況有一定改善，但不能避免；圖4(c)說明了改用大容量陶瓷電容濾波后，由于ESR明顯降低，諧振現象更為嚴重，諧振點處的噪聲電壓被放大了近30 dB；圖4(d)說明了增加回路電阻，使Q降低到1時，諧振消失，濾波效果較好。

3 濾波電路加電后的瞬態響應分析

加電后的瞬態響應主要關系到負載和濾波電路自身的可靠性。

3.1 固體鉭電容的電流限制需要

濾波電路中，常見的是電容損壞，最多的是鉭電容擊穿短路，這大多是使用不當引起的。

根據GJB/Z 35-1993中的要求，固體鉭電容在電路設計中應有不小于3 Ω/V的等效串聯阻抗[13]。也就是說，固體鉭電容的充電電流不應超過330 mA。舉例來說，對于12 V電壓的濾波，如果直連單個鉭電容濾波，則需串聯36 Ω/V的電阻，這樣的設計缺乏實用性，必須采用其他手段來限制電容的充電電流。

近年來，實際工作中經常發生鉭電容炸裂事件，技術人員的分析結果是國產鉭電容質量不過關，最終使用進口型號替代了國產產品。事實上，這次事故就是由于使用不當，電路中未對鉭電容充電電流進行限制，加電瞬間對鉭電容產生過強的沖擊造成的。本文認為事故處理方式并不很恰當。國產鉭電容在質量上雖然與進口鉭電容相比還有差距，但在合理使用的條件下可以保證較高的可靠性，并不容易出現故障，不應該被全部替換，進口鉭電容也不應該允許不限流使用。在充分限流的使用條件下，例如小功率穩壓器的輸出端，建議優先使用國產電容，提高國產化率指標。

3.2 LC低通濾波電路的加電瞬態響應

與RC低通濾波器不同，LC低通濾波器加電后可以產生振蕩。

RLC串聯電路的阻尼系數λ<1時，濾波電路的電壓階躍響應存在上沖。當λ值很小時，電容上上沖的電壓可以接近電源電壓的2倍，這時一定要注意電容的耐壓問題。

大容量陶瓷電容由于其ESR非常低，用做LC低通濾波器時，振蕩問題更為嚴重。

振蕩產生后，電容和負載電路的實際承受電壓最高可接近電源電壓的2倍。為保證可靠性，確定電容耐壓值時，必須在實際承受的最高電壓的基礎上降額處理[14]。同時應該保證負載電路可承受這樣的瞬態高壓。可以考慮并聯大ESR電容[1]、穩壓二極管或瞬變抑制二極管[15]來抑制輸入振蕩。

電源上使用軟啟動功能，適當延長啟動時間，對改善瞬態響應有很大好處[16]。一般來說，啟動時間增加到毫秒級以上，就可以大幅提高加電瞬間的可靠性。

3.3 加電瞬態響應的仿真結果

對使用鉭電容的典型LC濾波電路進行負載電壓的加電瞬態仿真電路如圖5所示，圖中ESR為電容的等效串聯電阻。

圖5 瞬態響應仿真電路及默認參數

圖5中電路的仿真結果如圖6所示。

圖6 瞬態響應仿真結果

通過圖6(a)可以看出，圖5這樣使用鉭電容的典型LC濾波電路加電后產生明顯的振蕩，峰值電壓接近電源電壓的2倍；圖6(b)說明了重負載情況下諧振現象有一定改善，但不能避免；圖6(c)說明了增加回路電阻時，諧振現象得到改善；圖6(d)說明了改用大容量陶瓷電容濾波后，由于ESR明顯降低，諧振現象更為嚴重，電壓穩定下來的時間增加了1個數量級；圖6(e)說明了將電源電壓的上升時間增加到1個振蕩周期時，上沖基本消失。圖6(f)說明了增加回路電阻，使λ提高到1時，上沖消失，濾波效果較好。

4 結束語

電源電路設計不當是射頻組件的指標下降和故障產生的主要原因之一。電源濾波電路的瞬態作用造成的電容和受電器件的可靠性問題在研制階段難以發現，需要特別注意。

大容量陶瓷電容是近十幾年發展起來的新型電子元件，用其替代以往使用的鉭電容時，其低ESR造成的影響應當充分考慮。

設計電源濾波電路時，首先應當了解電源的電壓上升時間及噪聲情況、負載電路的敏感程度、負載電流，以及組件的設計方案和技術指標要求，估算各頻率下所需的抑制度，綜合考慮抑制度、瞬態響應、可靠性等因素后，確定濾波電路的形式，進行元器件選值。與照搬電路的方式相比，合理設計的電路在技術指標、可靠性、體積和成本等方面具有明顯優勢。