一種半實物雷達仿真測試系統的設計與實現

于藝偉，邱軍海，劉恒燕，宋 杰

（1.海軍航空大學，山東煙臺264001；2.煙臺工程職業技術學院，山東煙臺264000）

半實物雷達仿真測試系統是研發平臺分布交互式仿真試驗系統的重要組成部分，是半實物雷達系統不可或缺的部分，可對不同軟硬件設備產生的試驗數據進行統一的采集、轉換、傳輸、交互與管理，支持全數字和半實物的實時/非實時仿真試驗應用[1-3]。本文針對某半實物雷達仿真測試系統項目的具體需求，對射頻信號發生、試驗數據采集、數據回放等模塊進行了詳細設計，最終完成了各個模塊的開發與集成。

1 設計方案

1.1 需求分析

某半實物雷達仿真測試系統中的射頻信號發生模塊包含S和X 2個工作頻段，需要通過射頻信號遠程控制設備進行控制，試驗數據經過采集處理到計算機中進行數據格式轉換、存儲和試驗數據處理。

該項目中，半實物雷達仿真測試應用模式有2種：一是接收半實物雷達發射機產生的射頻信號，實現下變頻至中頻信號，數據采集卡完成對中頻信號的采集以及數據傳送、保存和顯示，然后經過數據分析處理、通過數據回放卡和上變頻模塊最終送至半實物雷達接收機；二是數據采集卡支持對半實物待測設備的中頻輸出采集以及數據傳送、保存及顯示，后經過數據分析處理、通過數據回放卡和上變頻模塊最終送至半實物待測設備[4-9]。

1.2 總體架構

該系統的總體架構如圖1所示。主要包括3個基本模塊：射頻模擬模塊、數據采集模塊以及數據回放模塊[10]。

圖1 半實物雷達仿真測試系統總體架構圖Fig.1 Overall architecture of the simulation-test system in semi-physical radar

根據上述架構，針對半實物待測設備提出2種測試方案。

方案一：射頻模塊對半實物雷達發射機產生的射頻信號進行下變頻至中頻信號；數據采集卡完成對中頻信號的直接中頻采樣，并通過計算機PCI總線將中頻信號傳輸到PC機中進行數字下變頻處理，生成基帶信號，并保存采集數據文件；PC機完成對基帶信號的事后分析，根據算法重新生成基帶信號，通過計算機PCI總線將基帶信號傳輸到數據回放卡上，完成對基帶信號的數字上變頻和數據回放，生成中頻信號；射頻模塊再對中頻信號進行上變頻至射頻信號，最后送半實物雷達接收機，從而構成一個完整的射頻測試回路。

方案二：數據采集卡直接對半實物待測設備的中頻輸出進行采集，并通過計算機PCI總線將中頻信號傳輸到PC機中，并在PC機中進行數字下變頻處理，生成基帶信號，并保存采集數據文件；輸出的基帶信號經過分析處理后到數據回放卡，經數字上變頻和D/A后直接接到半實物待測設備的中頻輸入，從而構成一個完整的中頻測試回路。

2 各模塊具體設計方案

2.1 射頻模擬模塊

2.1.1 主要功能指標

射頻模擬模塊共分為2個波段：S波段和X波段，主要完成這2個波段的射頻信號的上變頻和下變頻。每個波段可完成的功能指標如表1所示。

2.1.2 射頻模擬模塊組成

射頻模擬模塊能完成在2個波段（S波段和X波段）內產生相應的本振信號；對半實物雷達發射機產生的射頻信號進行下變頻至中頻信號；對中頻信號進行上變頻至射頻信號送半實物雷達接收機。針對不同波段，射頻模擬模塊要單獨設計，即2部不同波段的半實物雷達要配2套射頻模擬模塊。

表1 不同波段工作指標Tab.1 Indicators for Different Band

2.1.3 射頻模擬模塊具體設計

射頻模擬模塊主要包括頻率源、下變頻組件和上變頻組件。

下變頻組件由射頻預選濾波器、衰減器、低噪聲放大器、一次變頻器，帶通濾波器、射頻放大器、二次變頻器、中頻帶通濾波器、中頻放大器等組成。

上變頻組件由中頻帶通濾波器、衰減器、中頻放大器、一次變頻器，帶通濾波器、射頻放大器、二次變頻器、射頻濾波器、射頻放大器等組成，如圖2所示。

圖2 變頻組件組成原理框圖Fig.2 Functional block diagram of frequency-conversion component

下變頻時，信號經天線首先經過射頻預選濾波器（射頻預選濾波器為第一級射頻帶通濾波模塊，如X波段射頻輸入范圍為9.5～10.0GHz，則帶通濾波模塊的通帶可設計為9.4～10.1GHz，比射頻輸入范圍略大一些）對輸入信號進行選擇；再經過衰減器，如果輸入信號較大則進行衰減，如果輸入信號較小，信號不衰減。衰減器之后對信號進行低噪聲放大，放大之后進行一次混頻，得到第一中頻信號，經過帶通濾波后進行射頻放大。第一中頻經過放大后進行二次混頻，得到第二中頻（即輸出中頻頻率），經過中頻帶通濾波器、中頻放大器、中頻帶通濾波器后輸出。

上變頻時，中頻信號首先經過中頻預選濾波器對輸入信號進行選擇；再經過衰減器，如果輸入信號較大，信號進行衰減，如果輸入信號較小，信號不衰減。衰減器之后對信號進行中頻放大，放大之后進行一次混頻，得到第二中頻信號，經過帶通濾波后進行射頻放大。第二中頻經過放大后進行二次混頻，得到射頻信號（即輸出射頻頻率），經過射頻帶通濾波器、射頻放大器、射頻帶通濾波器后輸出。

2.2 數據采集模塊

2.2.1 數據采集模塊設計方案

試驗數據采集處理設備以工控機作為采集主控設備，試驗數據的采集由自行研制的試驗數據采集卡來完成。試驗數據采集卡采集中頻信號的同時，還要完成數字下變頻的任務，此任務由數據采集卡上的FPGA芯片完成，數字下變頻的FPGA實現原理結構框圖如圖3所示。

圖3 數字下變頻的FPGA實現原理圖Fig.3 Schematic diagram of FPGArealization of digital down conversion

數字下變頻是將采樣信號從較高頻帶搬移到較低頻帶，如果數據率較大，還要進行抽取，以降低采樣速率。數字下變頻主要由數字振蕩器、數字混頻器和抽取濾波3部分組成。在FPGA中，數字振蕩器由直接頻率合成器（DDS）實現，混頻器由乘法器實現，濾波則由FIR數字濾波器實現[11-14]。

2.2.2 數據采集模塊硬件設計

數據采集卡實際硬件結構如圖4所示。基于PCI總線的試驗數據采集卡工作最高頻率為105 MHz，基本滿足大多數試驗數據的采集，可根據實際需要重新配置FPGA來對A/D的采樣時鐘進行設置。

FPGA任務劃分：根據PC機通過PCI總線發送的采集參數（包括采樣率設置、數據來源、觸發方式、觸發抽取方式、采樣波門參數、數據存儲方式以及采集起始命令等）來完成對雷達視頻信號的波門控制，將采集數據配置為16 bit，并將每次觸發后采集的數據添加24個16 bit的頭信息，然后交替送入FIFOA和FIFOB。

圖4 數據采集卡硬件結構框圖Fig.4 Hardware structure of data acquisition card

CPLD任務劃分：響應PCI橋（AMCC5935）的ADDON端信號，實現AMCC5935的FIFO、Passthru以及MailBox傳輸。其中，FIFO傳輸用于以DMA方式傳送大批量的數據（本采集設備單次DMA傳輸512KB）；Passthru傳輸用于接收來自PCI總線的命令，對單個數據（或極小批量）進行讀取；MailBox傳輸主要用于向PCI總線發送中斷信號。當PCI啟動DMA傳輸時，AMCC5935內ADDON至PCI的FIFO內數據會減少，CPLD負責將圖4中FIFOA和FIFOB的數據實時傳送到AMCC5935的ADDON至PCI的FIFO，保證DMA傳輸的正常；當PCI啟動Passthru傳輸時，CPLD接收來自AMCC5935的命令字，并響應；當板卡有事件產生時，負責向AMCC5935產生中斷。

2.2.3 數據采集模塊軟件設計

數據采集模塊軟件完成對采集到的中頻數據的數字下變頻處理，生成基帶信號，進行格式轉換，并保存采集數據文件。應用程序通過驅動程序與數據采集卡通訊，向PCI采集卡傳送各種命令字，并接收采集卡的數據。

操作系統采用微軟的Windows操作系統，編程語言選用VC。數據采集模塊所有的操作基本上由軟件來控制，軟件界面由數據庫、參數設置、數據采集、數據分析、幫助等構成。

2.3 數據回放模塊

2.3.1 數據回放模塊設計方案

數據回放模塊組成框圖如圖5所示。硬件部分包括數據回放卡和程控信道成型濾波切換電路，分別完成波形形成和模擬濾波功能[15-17]。軟件部分包括應用程序控制和驅動程序，應用程序負責與用戶交互，驅動程序主要完成頂層應用程序與底層硬件之間的控制與數據接口，應用程序將回放數據和控制命令通過驅動程序傳送給硬件。

圖5 數據回放模塊組成框圖Fig.5 Block diagram of data playback module

模塊工作流程：本系統具備數據回放及信號模擬產生兩大功能。應用程序根據用戶的要求，如是數據回放則將待回放數據連續從存儲介質中以分塊方式連續讀出，驅動程序以乒乓方式將計算機存儲的實際數據（由數據采集系統采集而來的數據文件）連續不斷地裝入內存，然后通過PCI總線以DMA方式循環不斷地將內存中的數據送入PCI數據回放卡的存儲電路，經波形形成電路后送入后一級濾波電路；若選擇信號模擬產生，則按照用戶要求，將信號參數設置在數據回放卡中，硬件電路按照設置參數實時產生雷達信號波形。

2.3.2 數據回放模塊硬件設計

數據回放模塊的硬件設計采用FPGA+DSP+DUC+DA結構[19-20]，與上位機采用PCI總線接口。FPGA主要完成時鐘管理、邏輯控制、數據傳輸、內插濾波等功能；DSP主要完成PCI接口模塊、中斷管理、數據傳輸等功能，并提供數據緩存。其硬件設計框圖如圖6所示。

圖6 數據回放模塊硬件設計框圖Fig.6 Block diagram of hardware design of data playback module

其中，DUC和D/A部分采用ADI公司的AD9957芯片，它集成了數字上變頻和DAC，采樣率為1GS/s，功耗比其他直接頻率合成器減小50%以上，能產生中頻為400 MHz的調制信號，且無雜散動態范圍高達80dB。它有3種工作模式：正交調制模式、內插DAC模式和單音模式。當它工作在正交調制模式時，IQ兩路分時復用一個18bit的并行數據輸入口，一個I數據跟著一個Q數據，不斷重復。

FPGA選用Xilinx公司Virtex-5 LX系列的XC5VLX50，該芯片支持2級速度，最大為550Mb/s，工業級耐溫（-40℃～85℃），基本滿足應用方案，是一個高性價比的解決方案。

DSP選用TI的TMSC6416T，其DSP內核主頻高達1 GHz，在外部接口方面，它具有64個EDMA通道，每個通道都對應一個專用同步觸發事件，使得EDMA可以被外設來的中斷、外部硬件中斷、其他EDMA傳輸完成的中斷等事件觸發，開始進行數據的搬移。此外，在TMS320C6416中，增加了一個PCI接口，使得DSP很容易通過PCI接口無縫連接到一個具有PCI功能的外部主CPU上。

2.3.3 數據回放模塊軟件設計

軟件設計主要包括應用程序和驅動程序的設計。驅動程序的作用是完成應用程序與回放卡之間高速、可靠的數據傳輸任務。驅動程序編寫成標準的WDM驅動程序，對系統中所需系統資源（如內存映射、中斷申請、DMA內存）進行申請和管理。PCI數據回放卡驅動程序完成以下功能：向數據回放卡基址寄存器發送工作方式控制字、中斷響應和DMA傳輸。驅動程序在系統內存空間中申請了DMA傳輸所需要的公共緩沖區（Buffer），DSP啟動突發傳輸與這個Buffer進行直接數據傳輸。為了達到突發傳輸之間不相互干擾，Buffer以乒乓方式進行操作，就是每次中斷以后板卡與另半個Buffer進行突發傳輸，同時剛才傳輸的Buffer與應用程序之間進行數據交換。

應用程序的主要功能包括：初始化參數設置、DDS配置、回放控制、數據傳輸等。應用程序面向用戶，其作用是把硬盤中的數據寫到內存中然后送給驅動，同時完成對回放卡及濾波網絡的配置。

3 實驗測試

3.1 射頻模擬模塊測試

如圖7所示，主要測試射頻模擬模塊在S波段和X波段的上、下變頻功能。上變頻模塊測試包含：上變頻功能、增益、可控衰減、輸出射頻信號頻點、上變頻帶寬等測試。下變頻模塊測試包含：下變頻功能、增益、可控衰減、輸出中頻信號頻點、下變頻帶寬等測試。X波段上變頻的典型頻譜測試結果（輸出10.0 GHz）如圖8所示。

3.2 數據采集模塊測試

如圖9所示，數據采集模塊以PC工控機作為采集主控設備，模/數轉換模塊、高速數字I/O模塊集成在一塊高速數據采集PCI卡上。主要包含如下測試：數據采集數據波形實時顯示功能、數據采集數據波形存儲功能、數據采集卡采樣率、數據采集卡FIFO存儲深度、中頻信號數字下變頻功能基帶信號格式轉換功能、基帶信號數據文件存儲功能等測試。

圖9 數據采集模塊測試實物連接圖Fig.9 Photograph of data acquisition module

3.3 數據回放模塊測試

如圖10所示，數據回放模塊主要完成對基帶信號的數字上變頻和數據回放，生成中頻信號功能。數據回放模塊測試主要包含：IQ基帶文件生成、點頻信號數字上變頻、中頻載頻頻點、中頻信號帶寬、對射頻信號發生模塊進行遠程動態控制等測試。

圖10 數據回放模塊測試實物連接圖Fig.10 Photograph of data replay module

4 結束語

本文基于半實物雷達系統的測試需求，對半實物雷達仿真測試系統的多個模塊進行設計。實現了對射頻信號發生、試驗數據采集、數據回放等模塊的開發與集成，最終實現了半實物雷達仿真測試系統的設計。