一種分布式電力電子環網拓撲及時鐘同步算法

劉楊洋，蘇建徽

(1.合肥工業大學 電氣與自動化工程學院，合肥 230009； 2.教育部光伏系統工程研究中心，合肥 230009)

0 引 言

目前大多數電力電子系統，其控制部分往往采用中央集中式控制，這種控制方式使得系統不具備模塊化功能，大量內部連接線導致系統可靠性與維護性差，控制與通訊復雜[1-2]。因此在中、大功率電力電子系統設備中，可以采用基于以太環網的分布式電力電子控制，即可以實現電力電子模塊標準化[3-5]，提高通用性，同時通信結構簡單易維護，大幅度改善了電力電子系統的可靠性。

如在大容量的多相變頻器以及電力電子變壓器系統中，若是采用傳統的集中式控制結構，每一個控制單元均需單獨與主控芯片連接，傳輸采樣、驅動等信號，存在大量點對點電氣連接線，同時對處理單元提出較高要求。而如果采用基于環網的分布式電力電子控制，僅需將各個模塊，如單個H橋之間單獨連線，大大簡化了系統，減少了點對點連接線，增加系統可靠性。

由于環網拓撲中各個站點位置不同，以及網絡固有存在的網絡延時問題，必須對系統中各個站點的時鐘進行同步，否則無法滿足控制算法的實時性要求。為實現分布式系統中的時鐘同步，近年來國內外很多學者進行了分析研究。文獻[6-7]采用絕對時鐘同步，即把外部時間基準引入分布式系統，如利用全球定位系統(GPS)進行授時，這種時鐘同步方式需要設備添加專用接收裝置，而且需要單獨的接線，應用較為簡單但成本較高，而且因為無線傳輸等限制，同步精度不高，僅為亞毫秒級，基本無法應用在分布式電力電子控制場合。文獻[8-10]使用IEEE1588精密時鐘同步標準對系統進行同步，主要利用以太網及其他支持多播技術的網絡使各個終端時鐘同步，時鐘同步精度達到亞微秒級[7]，可以滿足微電網中測量、控制設備的要求，對于分布式電力電子系統，如模塊化多電平換流器，電力電子變壓器等控制場合，同步精度略顯不足。文獻[11-12]中將EtherCAT工業以太網技術應用在分布式電力電子系統中，支持多種拓撲結構，傳輸速率快，同步精度高。但此種方法成本很高，需使用昂貴的專用設備，而且由于EtherCAT系統中主站采用Windows等非實時系統，相對于各個從站的時鐘同步精度，主站的實時性不高，這限制了部分應用。文獻[13-14]提出了一種新穎的高速可切換式光纖環網拓撲，可以省略環網通訊中的轉發步驟，達到很高的時鐘同步精度，而且實現了十五相推進變頻器的分布式控制，但其時鐘同步算法是以各個站點之間等間距且此延時精確可測量為前提，因此只能適用于專用系統中，對于普通電力電子系統，各個站點之間線路長度可能不同，上述拓撲與方法便不能使用。

鑒于上文所述，針對分布式電力電子中時鐘同步的需求，提出了一種基于以太網的環網拓撲，以及簡便易行的時鐘同步算法，可以實現分布式系統中全部站點的通訊與時鐘同步功能，并搭建了通用分布式電力電子控制平臺，驗證了所提拓撲及時鐘同步算法的可行性。

1 控制平臺拓撲與基本功能

在大型電力電子系統中，要實現分布式控制，既要實現對所有站點的時鐘進行精確同步，也要實現主站和下屬從站間的信息交互，包括主控制器向下屬從控制器發送數據及控制命令，以及從控制器向主控制器或其他從控制器發送數據。所提出的同步控制方案，一方面可以實現系統中所有站點都時鐘同步，方便主站直接向其他從站發送包含時間信息的控制指令，另一方面，提高了時鐘同步精度。

為方便大型系統的控制，可以采用系統集成技術，將一個電力電子控制系統分成多個標準模塊，每個模塊都包含功率器件和控制部分，以模塊為單位組成分布式電力電子系統。圖1中的電力電子變壓器系統，可以把每個虛線框中的部分分成單位模塊[15-17]，每個模塊單獨控制，并互相通訊以協調工作，滿足整體系統功能。

圖1 電力電子變壓器主電路拓撲

分布式電力電子系統的高速通信及同步控制的結構如圖2所示。該控制拓撲由單個主站和若干個從站組成，每一個站點對應即控制系統中的單個模塊。

圖2 分布式環網拓撲

在此系統中，主站和從站的硬件架構相同，包括主站在內的所有站點都對應分布式電力電子系統中的節點，每個節點都有一個站點進行控制。站點主要由負責控制算法和保護的DSP，負責高速通訊及時鐘同步算法的FPGA以及相關外圍電路組成。高性能的DSP主要負責具體電力電子控制算法，包括ADC采樣、PWM輸出、故障保護等功能，而高密度的FPGA主要負責各站點間高速通訊，執行時鐘同步算法，使DSP處理器實現同步動作等。網絡物理層芯片和連接線均支持千兆網絡標準，物理層芯片與FPGA處理器使用同一晶振提供輸入時鐘。

2 時鐘同步算法

提出的時鐘同步方案分為兩部分：進行時間戳的傳輸延時測量和時鐘初始偏移補償的全同步過程，以及補償時鐘偏移以進一步提高時鐘同步精度的自同步過程。

分布式系統中各個站點間時鐘的誤差，主要包括時鐘初始偏差，線路傳輸延時，晶振漂移誤差，以太網轉發誤差。時鐘初始位置的偏差主要因為各個站點通電時刻不同，使時鐘開始計時的時刻不同，同一時刻的各站點時鐘的值存在初始偏差；各站點在拓撲中所處位置不同，因此與參考時鐘間存在不同的線路傳輸延時；各個站點的時鐘由板載晶振倍頻而得，因此由于晶振固有的漂移特性，各個時鐘間同時存在動態的誤差；以太網轉發誤差主要受以太網物理層和數據鏈路層對傳輸時延的影響。

在IEC 61850協議中，將記錄報文到達或離開同步設備的時刻，稱為打時間戳，打時間戳的位置對同步精度有較大的影響。在一個完整的時鐘同步過程中，將打時間戳的位置定為各站點接收完時鐘同步報文幀包頭的時刻，以確保站點開始接收報文到打時間戳的時間固定，以免產生誤差。考慮到報文在傳輸中，經過物理層與數據鏈路層的時間無法測量，因此在所提出的時鐘同步方案中，所有報文長度相同，可以確保傳輸過程中經過物理層與數據鏈路層的時間保持一致，因此報文開始進入物理層到打時間戳的時間為恒定值tin0，如圖3所示；同時各個站點處理報文的過程保持相同，以確保報文在FPGA中的處理時間相同。

圖3 打時間戳示意圖

因此可以認為，同步報文經過站點的時間，包括報文兩次從不同端口進入站點內部又發出的時間固定，且全部相等，設為固定值tin。

2.1 全同步過程算法

下面所述的算法主要對時鐘初始偏差和線路傳輸延時進行補償。在時鐘同步報文循環傳輸過程中，各個站點在打時間戳時記錄報文兩次到達本站的時刻，各個從站根據本地記錄的時刻及接收到的主站時刻，計算出從站與主站的時鐘延時。如圖4所示，以具有5個站點，即1主站、4從站的分布式電力電子控制系統為例，分析了具體的時鐘同步算法中的全同步過程，以主站時鐘為參考時鐘，各個從站都和主站同步。

其中tX1和tX2表示站點X第一次和第二次打時間戳時記錄的時刻，對于各個從站，tX1和tX2為時鐘同步報文先后兩次進入站點的時刻，對于主站，則表示報文兩次從端口1(PORT1)端口接收到的時刻。tAB表示A站點首次打時間戳到B站點首次打時間戳之間經過的時間，tBA表示B站點第二次打時間戳到A站點第二次打時間戳之間經過的時間，其他同理。tEE表示E站點首次打時間戳到第二次打時間戳之間經過的時間。假設A站點首次打時間戳時各個站點X的時刻為tX0，則A站點與B站點間時鐘的偏差即等于tA0與tB0的差值ΔtX。

在同步過程中，主站首先發送預同步指令，經各從站轉發后經主站即站點A的端口2(PORT2)，再經過各從站，回到主站，此時主站第一次打時間戳，記錄時刻tA1。隨后主站的同步報文向從站發送，第一次經過各個從站時，從站打時間戳，得到tB1、tC1等時刻，這個報文進入主站端口2重新經過各個從站時，從站第二次打時間戳，得到tB2、tC2等時刻，報文返回主站端口1時，主站第2次打時間戳，記錄下時刻tA2。隨后主站便下發含有主站時間戳信息的同步報文，各個從站根據主站與從站記錄的時間戳信息，計算本地時鐘與主站時鐘的偏差，算法如下。

圖4 時鐘同步過程

因為tAB與tBA等都等于AB間線路傳輸時間與單次站點轉發時間tin之和，AB間線路長度固定，tin也保持恒定，所以有：

tAB=tBA

(1)

同理有：

tBC=tCB

(2)

tCD=tDC

(3)

tDE=tED

(4)

由圖中時間戳可得：

tE2-tE1=tEE

(5)

tD2-tD1=tEE+tDE+tED=2tDE+tEE

(6)

同理有：

tC2-tC1=2tDE+tCD+tEE

(7)

tB2-tB1=2tDE+tCD+tBC+tEE

(8)

tA2-tA1=2tDE+tCD+tBC+tAB+tEE

(9)

由上式可得各個從站與主站A間傳輸延時：

(10)

tAC=tAB+tBC

(11)

tAD=tAB+tBC+tCD

(12)

tAE=tAB+tBC+tCD+tDE

(13)

又由于：

tB0=tB1-tAB

(14)

代入上列各式可得站點B時鐘與參考時鐘間偏差：

ΔtB=tA0-tB0=tA1-tB1+tAB

(15)

同理可得其他站點時鐘與參考時鐘間偏差：

(16)

(17)

(18)

因此可知任意站點X的時鐘與主站參考時鐘的偏差ΔtX可用主站及本站累計四次打時間戳所得時刻計算出：

(19)

2.2 自同步過程

晶振的頻率與標稱頻率不可避免地存在誤差，隨著設備工作時間增加，多個晶振之間存在的靜差不斷改變，使前述全同步過程中的同步結果失效。自同步過程可以預先補償各個站點晶振之間存在的漂移。

當系統的全同步過程完成后，每個站點計算得出本站時鐘與主站參考時鐘的偏差ΔtX，在不考慮晶振相對漂移的影響下，理論上ΔtX經過一次全同步補償之后變為0，即一次全同步后所有時鐘保持同步。而實際上各個站點的時鐘間偏差不斷拉大，單位時間t內增大的偏差值Δt0就為兩個晶振漂移的相對值。在不考慮晶振頻率隨溫度變化的情況下，晶振頻率相對保持不變，因此兩個晶振間頻率漂移方向不變，可以使用上一同步周期測得的誤差增長值預估下一周期晶振相對偏移量，即使用這一次全同步周期計算得到的Δt0來估算下單個周期的Δt0。

具體方法是：假設一次全同步周期為T，將上一周期的Δt0平均分為n等份，在全同步周期內分n次均勻地補償到從站時鐘上。

由于自同步過程預先考慮到本同步周期內晶振的漂移，因此在下一個周期的全同步過程中，所需補償的偏差會大大減小，經過幾次自同步過程后，全同步所計算出的本站時鐘與主站參考時鐘的偏差ΔtX趨向于零，達到類似鎖相環的效果。而且自同步過程僅在本站運行，無需占用通訊資源，適當提高自同步的頻率，即把Δt0分為更多等份，可以使自同步過程更加均勻，提高時鐘同步精度。

3 實驗結果與分析

為驗證上述時鐘同步算法，搭建了分布式電力電子通訊控制平臺，采用了DSP芯片TMS-320F28335與FPGA芯片XC6SLX45作為控制器，以1臺主站與4臺從站的結構組成環網以自定協議通訊，測量了系統時鐘同步的精度。

圖5 實驗結果

主站每隔0.01 s(可設置)開始一次全同步過程，待經過幾次全同步過程后，加入自同步。主站與從站發送自身時鐘的秒脈沖信號至示波器，通過比較各個脈沖信號上升沿的時間差，可以精確地測量出各個站點時鐘間的誤差。下面的波形分別為比較1 s之內主站與從站、從站與從站間時鐘秒脈沖信號上升沿。實驗結果如圖4所示，在圖5各子圖中，下面的波形即是秒脈沖信號在虛線框內的局部放大圖。可見主從站時鐘間同步誤差在1秒時間范圍內最多約為15 ns，從站間同步誤差在1秒時間范圍內約為12 ns。

對比以上實驗結果可以看出，經過時鐘同步后，系統內的時鐘同步精度達到15 ns以內，驗證了所提出的時鐘同步方案在實際應用中具備較高的時鐘同步精度。

實驗驗證發現時鐘同步的結果中，仍存在一定范圍的偏差，而且存在抖動，經分析主要存在以下兩方面原因：

(1) 自同步過程中中忽略了晶振溫度漂移的影響，假設單個晶振頻率不變，因此多個晶振間相對漂移速度基本不變。現實中即使環境溫度基本恒定，網絡芯片與處理芯片的工作狀態改變也會引起晶振溫度變化，從而改變晶振相對漂移速度，影響自同步的效果；

(2) 由于FPGA在實際工作中存在最小的時鐘周期，對于相差一個時鐘周期內的誤差無法檢測到，因此同步精度無法小于單位周期。

因此在實際工程中，對高精度晶振采取溫度補償措施，以及在可能的范圍內，提高FPGA的時鐘工作頻率。采取以上的做法可以進一步改善時鐘同步精度。

4 結束語

在大容量的復雜電力電子系統中，基于高速以太環網的分布式控制可以減少電氣連接線、降低系統復雜度、增加可靠性。而各個站點間的時鐘同步是實現分布式控制的前提。所提出的基于高速以太網絡的環網拓撲，簡便實用的時鐘同步算法，與現有諸多方案相比，有如下優勢和特點：頭尾相連的環網拓撲，可以實現包括主站在內的所有站點的時鐘同步；站點之間線路長度無需相等，可以靈活配置系統中站點位置；使用FPGA控制高速通訊，實時性強；各個站點硬件相同，主站從站僅軟件程序不同，與EtherCAT等工業以太網應用相比，成本較低。

使用所提出的拓撲與算法搭建的通用控制平臺，經實驗驗證具有較好的時鐘同步精度，可以用于電力電子系統的分布式控制中，可以滿足實際分布式控制工程應用中的時鐘同步需求。