電子戰寬帶數字信道化的優化設計方法

周新星，謝祖剛，邱耀明，曹 凡

（中國船舶重工集團第七二二研究所，湖北 武漢430205）

0 引言

現代電子戰面臨的信號環境越來越復雜密集，基于寬帶數字陣列體制的電子偵察系統成為發展趨勢，該系統要求偵察接收機必須具有很寬的瞬時處理帶寬、高靈敏度、大動態范圍，且為了測向和DBF，要求通道間一致性好。寬帶數字信道化接收機由于覆蓋帶寬寬、多信道并行處理、能有效檢測跳頻突發信號且易于實現高增益多波束及測向，而在寬帶數字陣列偵察系統中得到越來越多的應用［1－3］。

寬帶數字信道化接收機對頻帶進行無盲區子帶劃分，信道數目以及信道的抽取因子是其關鍵因素。信道數目決定了多相支路的個數，抽取因子決定了濾波器的特性和階數以及后端傳輸處理的數據量。傳統的數字信道化方法由于多相支路多，每路的抽取因子大，導致濾波的數據率低，占用大量的計算資源，不利于瞬時處理帶寬的擴展；且濾波運算速率與FFT速率不匹配，需額外的硬件資源進行轉換，增加了實現的復雜度［4－5］。為此，本文提出一種高效的寬帶信道化設計方法，在推導任意過采因子信道化模型的基礎上，對各多相支路進行優化，設計新的多相支路結構，提高支路的吞吐率，降低硬件資源的開銷，并且新結構使得信道化的濾波、FFT等運算都工作于同一速率上，使設計便于實現，增加了信道化處理的可擴展性。某系統中的硬件實現驗證了該設計方法的有效性。

1 過采因子任意的信道化接收機

偵察接收機為提高信號的截獲概率，采用無盲區的均勻信道劃分，各信道的通帶無縫相鄰，過渡帶重疊。過渡帶的重疊大小決定了各信道的抽取因子和信道輸出的數據率，過渡帶重疊越小，則信道的抽取因子可越大，后端處理數據量越小，相應地原型濾波器的階數越高。設系統劃分信道數目為K，信道的抽取因子為M ，定義過采因子為F，F滿足K＝FM 。第k個信道的示意圖如圖1所示。其中wk＝－2πk／K，k＝0，1，2，…，K －1。

圖1 信道k的示意圖

信道k的輸出為：

令i＝qK ＋p，q＝（－!，＋!），p＝0，1，2，…，K－1，則有：

式中，珔hp（m）具有如下形式：

可見，hp（q）是由原型低通濾波器h（n）按K 倍抽取得到的第p支路的系數；進一步對hp（q）內插F倍，即得到系數h－p（m）；Sp（m）是由輸入S（n）按 M倍抽取得到的第p支路的信號。上述p的取值范圍為p＝0，1，2，…，K －1。

根據以上推導，得到過采因子任意的信道化接收機模型如圖2所示。

圖2 過采因子任意的信道化接收機模型

2 優化的信道化多相結構設計

本節在選取過采因子的基礎上，分析傳統多相結構信道化接收機存在的處理速率低、占用資源多等問題，然后提出優化的信道化設計方法。

過采因子的選擇對信道化的實現復雜度及系統計算量有直接影響，文獻［5］從理論上分析了過采因子與系統計算量的關系，但未考慮系統的可實現性。由于FPGA硬件中各多相支路的數據是通過移位寄存器鏈或RAM來進行整形排列，過采因子選取不當會導致實現的復雜度急劇增加甚至無法實現，也不利于提高處理速率［6－7］。綜合考慮，這里選取過采因子F＝2，此時原型低通濾波器的過渡帶寬度與通帶相等，相鄰信道重疊一半。對于F＝2，圖2中的指數項ejwkMm變為：

此時信道化接收機模型如圖3所示。

圖3 過采因子為2的信道化接收機

圖3 直接用于硬件實現的主要問題是占用資源多、處理速率低、速率不匹配。設圖中寬帶輸入信號的采樣率為fs，信號依次延遲分別進K個支路，則每個支路的數據率為fs／M 。由于支路個數多達K 路，導致I／O和串并轉換消耗較多資源。K個支路獨立并行卷積運算，需占用大量的DSP計算資源，若原型低通濾波器的長度為L，則卷積運算共需使用2L個實數乘法器，這是很大的乘法器開銷，尤其在數字陣列系統中，其占用的乘法器資源將急劇增加。再者，IFFT的串行輸入數據率為2fs，這與支路的數據率不匹配，增加了系統實現的復雜度。

為此，提出信道化接收機的優化設計方法，從3個方面來改進傳統信道化的結構。一是減少多相并行支路的路數，這可降低I／O數量和串并轉換資源開銷。由于支路K／2至支路K－1的輸入信號是支路0至支路K／2－1的輸入信號的一個樣點的延遲，所以可將多相支路的路數減少一半，由K 路降為K／2路。同時，可根據處理帶寬和支路數據率進行支路復用，進一步減少支路路數。二是提高卷積運算的處理速度，以降低乘法器的開銷。乘法器是FPGA的主要計算單元，是系統設計的首要考慮因素，若卷積運算的速度提高至N倍，則需要的乘法器數量將降為1／N 倍?？赏ㄟ^提高支路的卷積輸入數據率來實現乘法器在多個支路間的復用，乘法器工作于較高速率，分時對多個支路的信號進行濾波。三是將支路濾波的速率與IFFT運算的速率設計為一致，這可避免跨時鐘轉換的問題，降低系統復雜度。設寬帶輸入信號的采樣率為fs，有N 個多相支路，則各支路的濾波速率為fs／N ，且IFFT的等效總速率為2fs，因此使用2fs／（fs／N）＝2 N個IFFT模塊即可保證IFFT與卷積濾波的速率相一致，使信道化的全部運算工作于相同速率上。

3 應用分析

以某系統中信道化接收機的具體設計來分析驗證本文方法的可行性。信道化的輸入寬帶IQ信號采樣率為500M，劃分32個子信道，原型低通濾波器的階數為為191，FPGA采用Xilinx V7系列。依據提出的優化設計方法，得到信道化接收機結構圖，如圖4所示。

圖4中，輸入信號以2路并行的形式送給2個多相支路，每個支路的數據率為250M，各支路接24個實數乘法器進行濾波運算，2個支路一共使用48個實數乘法器。乘法器的輸入系數每個周期更新一次，系數的存儲深度為16。支路的延遲抽頭通過移位寄存器鏈實現，抽頭間隔為8。2個支路每個周期并行輸出2個卷積結果，16個周期產生一幀IFFT所需的32個樣點。各支路分為上卷積部分和下卷積部分，上卷積部分用于產生偶數幀IFFT所需的數據，下卷積部分用于產生奇數幀IFFT所需的數據。共使用4個IFFT模塊。系統中卷積和IFFT等所有處理都工作于250M速率。

圖4 優化的信道化接收機結構圖

與圖3所示的傳統信道化接收機結構進行比較。依據圖3來設計，則并行多相支路路數為32，每個支路的數據率為31.25M，各支路接12個實數乘法器，卷積運算共需384個實數乘法器。由于32個支路濾波輸出的等效速率為1G，即IFFT總的速率需達到1G，若IFFT模塊的處理速率與支路濾波的速率相同，則需要的IFFT模塊數量多達32個。另一方面，若減少IFFT的資源開銷，則其速率與卷積運算的速率不一致，會引入跨時鐘問題。

在FPGA中實現了如圖4所示的信道化接收機。利用寬帶LFM信號對其進行在線實測，從ILA采集的信道化處理后各信道的輸出結果可以看出，所設計的信道化接收機功能正確。

通過某系統中信道化接收機的具體設計及實現，提出的方法的優勢得到了驗證：相比傳統的信道化接收機，本文方法能大幅降低硬件資源的開銷，處理速率匹配便于應用實現，尤其在處理大帶寬高采樣率信號時優勢明顯；且當瞬時帶寬增加或信道數發生變化時，本方法除濾波器系數發生改變外，所設計的處理結構基本不變，增加了可移植性。

4 結束語

寬帶數字陣列偵察系統逐漸成為電子偵察的發展方向，而寬帶數字信道化接收機作為該系統的重要組成部分，是實現高靈敏度接收、形成高增益多波束、DF、處理突發跳頻信號等功能的關鍵。針對傳統寬帶數字信道化接收機存在的占用硬件資源多、實現復雜、吞吐率不高的問題，本文在推導任意過采因子信道化接收機模型的基礎上，提出信道化的優化設計方法，減少多相支路的個數，提高濾波速率，并使信道化的所有運算處理都工作于相同速率。本設計方法在某系統中進行了驗證，結果表明能節省硬件資源、處理速度快、便于實現，該方法在寬帶數字陣列偵察系統中有實際應用價值?！?/p>