超高頻RFID讀寫器射頻電路設計

王 爍

（天津科暢慧通信息技術有限公司，天津 300000）

RFID技術，目前應用在IC卡、磁卡、條碼、攝像等自動識別技術中。在其應用的過程中，充分展現了其自身的優勢：非接觸操作，不會產生人為因素的干擾；不會產生機械磨損的現象，具有較強的適應性；能夠識別高速運行的物體，或者同時識別不同的電子標簽；讀寫器不對用戶直接開放，可以確保信息的安全性；部分數據能夠實現算法管理；標簽、讀寫器之間可以相互認證，完成信息的存儲、通信。

1 超高頻RFID讀寫器射頻電路仿真

1.1 發送系統仿真

結合讀寫器發送電路的基本原理，本文對其進行仿真設計。

（1）信號瞬態仿真。以ADS射頻仿真軟件為依托，構建瞬態仿真平臺，對發送信號進行動態、實時仿真。通過這一方式，讀寫器發送端對基帶信號進行了99%深度系數的調制，且最終的結果符合相關的要求。

（2）發送系統包絡仿真。電路包絡仿真是當前通信行業的關鍵指標，對任何高頻信號都能夠進行分解處理。所以，采用包絡仿真對RFID讀寫器進行及時仿真，載波包絡仿真的結果并沒有發生失真的現象。

（3）相位噪聲仿真。鎖相環頻率合成器，在運行的過程中會產生一定的噪音，其影響著讀寫器射頻電路的性能。對此，同樣使用ADS仿真軟件，依據其振動的頻率，進行相位噪聲仿真，以便于掌握相位噪聲所產生的影響。基于仿真結果，發現相位噪聲滿足RFID射頻電路的性能要求。

1.2 接收系統仿真

在超高頻RFID讀寫器中，其射頻接收電路，使用雙通道零中射頻接收體系。依據ISO18000-6C的要求，本文對射頻電路的接受系統，進行ADS仿真設計。

（1）頻帶選擇性仿真。讀寫器、標簽之間的通信頻率，通常在860～960 MHz，加之國家的相關規定，860～960 MHz頻段的RDIF技術，通常會使用920～925 MHz或者840～845 MHz的頻率。為了能夠保證所設計的系統，滿足國家頻段劃分、國際頻段劃分的雙重要求，需要將頻段定在902～928 MHz。然后通過ADS仿真軟件對其進行仿真，同時將Chebyshev濾波器應用其中。結果顯示：選擇恰當的濾波器，能夠避免外界所產生的干擾。

（2）信道選擇性仿真。ISO18000-6C對密集讀寫器信號鄰道的干擾，進行了詳細的規定，即小于-30 dBch。讀寫器接收端信道功能，需要利用濾波器進行完成，并對仿真的參數、指標進行確定。結合仿真的原理與結果，會在915 MHz的位置增益9.5 dB，且為最大增益；而在914.6 MHz的位置，增益為-38 dB。所以，讀寫器接收信道外衰弱大于40 dBm，符合相關的規定[1]。

（3）諧波仿真。就ADS諧波仿真來說，其功能主要表現在兩方面，即詳細描述接收機頻譜搬移特性、觀察諧波的干擾與雜散抑制。在接收系統中，其頻率為915 MHz，功率設定為-3 dBm。同時，將接收信號的頻率設定為915.1 MHz，而功率為-20 dBm。通過對系統的仿真，對接收信號進行觀察等，進行詳細的觀察、分析，發現其結果符合國際規定，同時減少了對信號的不良干擾。

（4）瞬態仿真?；贏DS射頻仿真，將讀寫器的接收信號設定為OOK調制信號，同時其載波的頻率為915 MHz。經過仿真載波信號會經歷變形，但是最終的結果證明了系統具有較強的可行性。

（5）增益預算仿真。為了掌握系統各部分的增益情況，同樣能夠采用ADS增益預算仿真技術，完成對分析平臺的仿真。最終測試的結果顯示：如果使用濾波器，其增益為-2 dB，而噪聲放大器所獲取的增益，實際上為15 dB。通過預算增益圖能夠發現各個系統的具體增益，便于工作人員進行更加合理的分配。

2 超高頻RFID讀寫器射頻電路PCB設計

2.1 焊盤設計

PCB設計中，超高頻RFID讀寫器射頻電路的焊盤，其設計方式主要包括以下幾點內容。

（1）PAD設計。PAD屬于元件的物理焊盤，其在設計的過程中，如果此時為正片層，就需要通過Regular pad完成連接。反之，如果此時為負片層，就需要通過Thermal relief完成連接，同時使用Anti pad進行隔離。在PAD的設計中，需要根據實際封裝的尺寸，確定其各部分的實際大小，工作人員可以使用PCBNLP Calculatior V2009，或者參照《IPC-Sm-782A Surface Mount Design and Pattern Standard》的尺寸，從而提高設計的合理性[2]。

（2）其他層設計。在焊盤中，除了PAD層，還包括助焊層、阻焊層、預留層。其中，助焊層在設計的過程中，基本上會使用鋼板，結合PCB對應的元器件完成打孔，此時錫膏漏下的時候就能夠完成焊接。同時，還應該保證助焊層的尺寸等于Regular pad的大小。對于阻焊層來說，其實際就是綠油的部分，其映射在板子上的則是露出的銅皮，為了能夠增加其厚度，則增加阻燃層，以此來滿足相關要求。預留層主要是便于用戶添加信息，尺寸與Regular pad相同。

2.2 封裝設計

在PCD的設計中，必須提前設計好各個器件的封裝。采用Allegro完成封裝庫的建立，檢查各個部件的參數，然后與焊盤進行連接，最后進行直接導入。具體來說，在封裝設計的過程中，需要注意以下幾點。

（1）由于大多數的封裝，均為標準設計，所以可以采用標準的設計方式，或者利用PCBNLP Calculatior V2009軟件的相關標準。

（2）如果在設計中，發現封裝的參數等，并非標準數據，那么就應該采用datasheet中所提供的封裝，完成相關的設計。

（3）在封裝設計的過程中，必須認真、仔細，盡可能避免發生焊盤尺寸、編號的誤差，以此來保證試驗的有效性。

2.3 布線設計

設計RF電路的過程中，傳輸線的布線方式，直接影響著射頻信號的性能。對此，本文對射頻PCB傳輸線進行如下的設置。

（1）阻抗匹配設計。對于信號無損傳輸、完整性來說，傳輸線阻抗匹配是重要的保障。由于射頻元件的阻抗等于50 Ω，所以需要保證傳輸線同樣等于50 Ω。由于傳輸線的阻抗，受導線厚度、介質常數、所在層厚度、阻焊層厚度等因素的影響，所以需要使用Polar Si8000軟件計算。

（2）走線規則。在設計中，線路布設應該踐路徑最短、避免變形的基本原則，以此來降低損耗。同時，信號間的傳輸距離，還需要落實3-W的原則，從而避免緊鄰的傳輸線產生磁通耦合的現象[3]。

（3）減少信號回流路徑。在PCB布線的過程中，需要減少信號回流的路徑，從而最大限度地減少高頻輻射。在高速信號傳播的過程中，信號的流向為：從驅動器開始，沿著PCB傳輸線，然后到負載，并沿著電源最短線路，返回驅動器端。

2.4 PCB布局

在電路設計中，合理的布局能夠增強電磁兼容性，其主要方式為：

（1）固定零組件。在對讀寫器射頻電路的器件進行布局設計時，需要對RF路徑的零組件進行固定，同時對其方位進行調整，縮短RF的路徑，避免電磁干擾。

（2）布局對稱。在本設計中，由于使用了雙通道零中頻接收體系，所以在布局的過程中，就應該保證通道器件、布線的對稱性，降低相位誤差。

（3）電源去耦電路。在PCB的設計中，恰好、有效的芯片電源去耦電路，對于射頻電路設計具有關鍵性的作用，能夠增強電路的穩定性。

2.5 接地過孔

由于導體中總是存在阻抗，所以為了能夠降低偏離的程度，優化超高頻RFID讀寫器射頻電路，在接地過孔的環節中，就應該做到以下幾點：

（1）增加導體的截面，即增加鋪地的面積、層數。為了能夠減小泄露耦合磁通，應該保證電源平面的物力尺寸，小于地平面尺寸的20 H。

（2）保證高頻電流通過的路徑，為所有路徑的最短距離，同時保證信號傳輸的地銅箔，為無迂回、無割裂的狀態。

（3）在鋪地時，地銅箔應該距離其他的電氣網10～20 mil，具體需要根據當前PCB的密度進行確定。

（4）在PCB的邊緣，需要以成排的方式放置過孔，間距在3 mm左右，從而降低地銅箔的阻抗，并基于屏蔽優化散熱效果。

3 結語

綜上所述，超高頻RFID讀寫器，其具有較強的實用性，能夠應用在很多不同的領域中，需要對射頻電路進行優化設計。將其作為基礎，需要超高頻RFID讀寫器射頻電路的系統，進行合理的仿真設計，并進行PCB設計，進而優化電路系統，優化RFID的技術性能?；诒疚牡姆治雠c論證，文中所提及的設計方式，具有較強的可行性，可以應用在射頻電路的設計中。