一種軟件無線電通用硬件平臺設計與實現

汪彥彥 陳 婷 鄭 昱

(西安電子工程研究所 西安 710100)

0 引言

隨著無線通信的發展和多種業務傳輸的需求，根據需求相繼出現了不同的通信體制的通信系統或設備，為了更好地使各種通信系統能夠相互兼容，在1992年Joseph Mitola博士提出了軟件無線電的概念，是指多頻段無線電，它具有寬帶的天線、前端、模數和數模變換，能通過軟件來定義多個空中接口和協議，理想狀態物理接口都可以通過軟件來定義，實現多種通信功能于一體的一種技術[1-2]。

軟件無線電的中心思想是在一個開放的、通用的、標準的硬件平臺上盡可能多地通過軟件編程，實現一種具有多模式、多速率、多頻段的通信功能的開放式硬件體系架構，盡可能多地利用軟件實現通信功能，從而使不同的通信系統可以在統一的硬件平臺或架構下相互兼容，因此理論上只要硬件系統可以支持，就可以利用軟件增加相應的通信功能，可以實現任意頻段的通信功能，具有很強的靈活性和開放性。其最終目標是基于軟件無線電技術，采用標準的、高性能的開放式總線結構，以利于硬件模塊的不斷升級和擴展，最終使一個移動終端可以在不同系統和平臺間暢通無阻地進行通信，理想的軟件無線電如圖1所示。

軟件無線電是集通信、計算機、微電子和信號處理等技術于一體，受數字信號處理和采樣能力以及集成套片能力限制，軟件無線電目前還沒有發展到理想的標準，我們只能利用現有的技術條件來實現基于軟件無線電思想的通用硬件平臺，隨著電子元器件等技術的不斷發展，軟件無線電技術也將會在多種領域落地開花[3]。

1 通用硬件平臺設計思想

1.1 設計思路

目前通用硬件平臺實現主要有兩種組合方法，一是射頻集成套片+可編程邏輯器件，二是離散器件+可編程邏輯器件，其中離散器件主要包括混頻器、高速AD/DA、濾波器等分立元器件[5]。

第一種方案的好處是平臺的小型化、軟件化程度較高，更貼近軟件無線電的思想，功耗低，大部分功能可通過軟件實現，后續維護和升級成本較低。缺點是平臺性能和可支持頻段主要是取決于射頻集成套片的發展水平。

第二種方案的好處是由于離散器件功能單一，器件性能、頻段可選范圍較寬，平臺支持的頻段和整體性能可能會較好。缺點是功耗較大，平臺尺寸較大，調試工作量大，并對設計人員的工程經驗要求較高，針對不同的頻段、不同的模式需要不同的濾波器，軟件可控程度較低，后續維護升級成本較高。

綜上比較，為了充分體現軟件無線電硬件平臺的通用性、開放性、軟件可配置的特點，本文選擇射頻集成套片+可編程邏輯器件方法實現，收發采用TDD模式。

1.2 主要器件選擇

軟件無線電通用硬件平臺選用AD9361+FPGA架構為平臺方案，平臺功能主要是射頻收發集成和信號處理控制兩部分，是一款功能高度集成的解決方案。其中AD9361是ADI公司的一款高性能、高集成度的射頻收發芯片，工作頻段為70MHz～6GHz，支持通道帶寬為200kHz～56MHz，滿足目前大部分通信系統的帶寬傳輸需求。芯片內部集成了模擬濾波、混頻器、數據轉換器、發射和接收通道的頻率合成器以及包括可編程增益、直流偏置校準等數字域的其他功能，在FDD和TDD模式下均可以工作[4]。AD9361功能如圖2所示。

AD9361和FPGA器件的連續互連架構能夠提供快速﹑一致的信號延時，硬件集成度高，同時可以進行仿真來檢驗設計，減小設計失誤，避免浪費，降低風險，設計完成后，使用下載電纜將設計編程到器件中，目前FPGA主要廠家有XILINX和ALTERA公司，其中ALTERA的中端器件相對價格低，尤其它的設計軟件QuartusⅡ簡單易操作，考慮到邏輯器件的容量適用性和硬件平臺的通用性，本方案采用ALTERA公司的EP2C50F484C8系列表貼復雜可編程邏輯器件做處理器。

1.3 通用硬件平臺組成及性能指標

在軟件無線電設計理念下通用硬件平臺首先應該具備很好的通用性和開放性，綜合考慮平臺的輸出功率、輸入信號格式以及供電需求等因素，軟無平臺的組成如圖 3所示 ，主要由FPGA、AD9361、功放、可調濾波器、電源模塊、接口轉換模塊、本振等組成。

通用硬件平臺中主要功能芯片為FPGA和AD9361。FPGA主要實現發射數字波形產生、接收信號處理、時序控制以及接口適配。AD9361主要完成基帶數字波形和射頻信號之間的變頻濾波以及增益控制。外圍功放電路是對AD9361產生的射頻信號進行放大到1W，可提高平臺與其他射頻通道的適配性。考慮AD9361內部的濾波器性能受限，為確保信號的質量，提高通信可靠性和有效性，在波形產生時增加了成型濾波，并在板上設計了兩個可調濾波器對功放輸出的發射信號和接收的射頻信號進行濾波。

硬件平臺的時鐘采用統一高穩晶振為FPGA和AD9361提供本振信號，實現發射信號的相參性，在接收時也避免了時鐘相參帶來的頻率偏移，從而提高解調靈敏度。

硬件平臺接口適配電路主要是針對常用的串口、網口、SPI口和FPGA進行適配，選用常規成熟套片完成，滿足標準數據流的傳輸需求。

主要性能指標設計：

1)工作頻段：600MHz～680MHz；

2)調制帶寬：200kHz～32MHz；

3)峰值發射功率：不小于1W；

4)功耗：不大于15W；

5)接口：網口、串口、SPI口；

6)供電：5V。

1.4 通用硬件平臺的PCB設計

軟件無線電通用硬件平臺主要包括射頻、電源、AD9361、FPGA、接口適配幾部分，考慮到板卡的功能和功耗、體積等因素，在硬件平臺設計時主要有以下幾個設計難點：

一是選擇器件時采用高集成、低功耗器件，其中FPGA和AD9361以及網絡處理等器件都屬于高速處理芯片，管腳分布密集，控制信號相對集中，器件布局有很大困難。

二是板卡尺寸較小，射頻模擬和數字信號在板上的距離相對較近，信號隔離和板卡散熱等因素對平臺的指標實現都非常關鍵。

還有板上的器件種類較多，模電數電混合，各器件的供電需求不盡相同，在電源選擇上需要充分考慮電流分配和電源隔離。

通過分析上述設計難點，在硬件平臺的PCB設計中采取了相關的解決方案。

首先針對多種電源并存現象，在布板時充分考慮到EMC和信號完整性的相關問題，除了采用常規的電源隔離、增加去耦電容、減小走線長度等措施外，在板層設置上，采用了專用的電源層和地層，對模電、數電、不同伏值的電源都進行了仔細分片處理，同時根據信號傳輸方向在信號層也做了相應的隔離處理，很大程度地消除電磁干擾[6]。

其次針對射頻電路專門進行了設計，從板卡布局上進行模擬和數字的分離，對收發通道的隔離采用大面積布地，并對收發信號線隔離。同時為了更好解決自身散熱問題，主要對功放電路采取板卡背面大面積覆銅，緊密接觸散熱塊，最后板卡的熱量通過承載的結構殼體進行散熱。

在硬件平臺設計中PCB布線工程量是最大的，在硬件平臺整個走線中，一般都采用是45°或者135°的走線以及弧形走線方式，確保信號的完整性。

通過以上幾種措施確保了信號的完整性，實現通用硬件平臺綜合性能指標的優化設計，軟無通用硬件平臺最終PCB設計版圖如圖5所示。

1.5 通用硬件平臺的軟件設計

軟件無線電通用硬件平臺軟件流程圖如圖6所示。平臺的控制軟件和信號處理軟件都通過FPGA實現，開發環境使用ALTERA的QuartusII9.0，仿真工具采用Signaltap，開發語言選擇VHDL。軟件模塊主要包括信號處理、波形產生、參數命令生成、接口數據轉換等。

硬件平臺在上電后首先進行初始化，在沒有外控命令狀態下，平臺默認在接收狀態，按照默認接收工作模式搜索空間中的射頻信號，同時在人機測試界面上可以顯示當前狀態，并進行參數設置，工作流程如下。

2 通用硬件平臺的實物測試

通用硬件平臺測試包括靜態測試和動態測試。靜態測試主要是對板卡供電、靜態電流、信號走線、底板噪聲等指標進行測試。動態測試是通過對FPGA和AD9361進行配置編程，使其工作在正常狀態，按照配置參數對FPGA送入的基帶波形變換生成所需的射頻信號，如圖8所示，用戶在操作界面上首先連通串口，選中使能，然后設置各種控制參數，點擊“加載寄存器”按鈕，指令通過PC串口傳給硬件平臺，在FPGA中編程生成不同模式的基帶數字波形，同時FPGA對AD9361的寄存器進行配置，產生多種模式的射頻信號。平臺信號輸出可通過頻譜儀觀察平臺輸出信號的格式、參數是否滿足設計指標，如圖9、圖10所示頻譜儀上分別顯示利用硬件平臺分別產生了中心頻率在610MHz、670MHz的不同帶寬調制信號。

為了防止輸出信號超過頻譜儀最大功率，測試時在設備輸出增加了30dB衰減器，單板功耗10W，測試結果滿足設計指標。

3 結束語

軟件無線電通用硬件平臺的設計對于將多種通信系統進行硬件小型化、功能軟件化都起到了促進作用。經過測試，該通用硬件平臺的指標和功能滿足設計需求。后期應用通過調整濾波器的型號、下載不同的軟件模塊，使得平臺可以適用多種應用場景，在工程上具有很強的實用性，未來在軟件無線電技術研究上也有重要的參考價值。