一種相控陣雷達時序控制裝置設計

孫高俊12

(1.中國電子科技集團公司第三十八研究所， 安徽合肥 230088；2.孔徑陣列與空間探測安徽省重點實驗室， 安徽合肥 230088)

0 引言

相控陣雷達的時間資源和能量資源的管理是相控陣雷達的重要環節。通過波束資源調度，實時編排雷達探測波束和波形，產生全機定時信號和工作時序，實時產生雷達工作參數，能夠對重點目標和監視區域分配更多的掃描時間和能量資源，實現對重點目標的快速發現和跟蹤[1]。

隨著軍事斗爭的發展，對數字陣列相控陣雷達規模和性能的要求越來越高。例如某相控陣雷達陣元數多，工作模式多，不同的工作模式對資源的調度和時序產生的控制都不相同，波束駐留時間長短差別也較大。為應對此需求，需要研制一種新型的時序控制裝置。該裝置要求外部接口豐富，具備較強的數據傳輸和處理能力，并且要具備良好的可測試性。

1 時序控制裝置設計1.1 硬件架構設計

為了滿足某雷達整機時序產生任務的需求，需要專門研制一種高性能、可擴展的時序控制裝置。在工程研制中，結合項目實際需求采用了CPCI (Compact Peripheral Component Interconnect)總線+ FPGA (Field Programmable Gate Array)的系統架構。CPCI總線由于其良好的抗震性和通風性，還可以熱插拔，廣泛應用于雷達、飛行器等探測領域[2]，同時利用FPGA邏輯資源豐富、處理速度快、可在線編程和可靈活配置的特點。

該裝置物理形式為基于FPGA的符合CPCI總線標準的專用板卡，硬件架構主要由CPCI總線接口、14路高速差分輸入輸出通道、2路光電轉換接口模塊、RS422接口模塊、TTL接口模塊和RS232接口模塊等組成。該裝置的原理框圖如圖1所示。

圖1 時序控制裝置原理示意圖

FPGA用于時序信號的控制和產生、數據交互以及數據格式轉換。CPCI總線接口用于實現FPGA與外部CPCI計算機的通信和數據傳輸。14路高速差分輸入輸出通道用于實現FPGA與外部處理器之間的數據高速串行交互；光電轉換接口模塊用于實現FPGA中的數據與外部光纖信號數據的轉換及交互；RS422接口模塊用于實現RS422信號的輸入和輸出；TTL接口模塊用于實現TTL信號的輸入和輸出；RS232接口模塊用于實現RS232信號的輸入和輸出。

1.2 詳細設計

1.2.1 CPCI總線接口設計

目前CPCI總線接口主要有兩種實現方式:使用專用PCI接口芯片和采用可編程器件。專用芯片如PLX公司的PCI9054等可以實現完整的PCI接口功能,可將復雜的PCI總線接口轉換為相對簡單的用戶接口，缺點是缺少靈活性。采用FPGA的優點在于其靈活的可編程性,PCI接口可以依據需求進行優化設計,而不必實現所有的PCI功能[3]。其次將其他用戶邏輯與PCI接口邏輯集成在同一個芯片上,可實現緊湊設計。

在本設計中FPGA采用ALTERA公司的StratixⅡGX系列中型號為EP2SGX90FF1508的芯片，器件中等價邏輯單元(LE)有90 960個；片內存儲器4.3 Mbit；支持16路高速GTX收發器通道,每路傳輸速率高達6.375 Gbit/s；接口電平支持：LVTTL，LVDS，PCI等眾多I/O標準。EP2SGX系列芯片內部有支持PCI電氣特性的區域和管腳，適合于CPCI接口的開發。

CPCI總線接口采用直接調用FPGA自帶IP核的方式實現。在FPGA自帶IP核的基礎上，根據CPCI總線規范協議，添加PCI外圍接口邏輯，實現面向用戶的接口功能，如I/O端口讀寫、DMA讀寫、PCI中斷處理等。

1.2.2 時序控制模塊設計

時序控制模塊是本裝置的核心模塊，其主要工作流程是接收波束調度計算機通過CPCI總線送來的時序參數和波束調度信息，并據此產生各種不同工作模式下的雷達整機時序信號，并將各種工作參數和波束調度信息通過多種接口形式轉發至雷達其他分系統，從而實現雷達時間和能量資源的實時分配，控制各分系統在統一時序下協同工作。

時序控制模塊的設計是在FPGA內部完成的，采用硬件描述語言VHDL來實現具體的邏輯功能。在設計中充分采用了參數化的設計思路，時序信號和控制參數全部可實現動態重配置。該模塊的設計主要包括以下內容：整機時鐘處理、DMA數據接收處理、雷達時統設計、時序產生模塊和時序發送模塊等，其組成如圖2所示。

時序產生的具體實現是根據雷達各種工作模式、波束駐留時間和時序參數產生對應的時序信號，然后通過時序發送模塊將時序信號通過RS422接口或TTL接口直接發送出去，或者通過光纖數據編碼，將時序打包在光纖數據中發送出去。產生的雷達基本工作時序框圖如圖3所示。

圖2 時序控制模塊組成框圖

圖3 雷達基本工作時序框圖

1.2.3 高速通道及光纖接口設計

為滿足本雷達高速數據傳輸的需求，共設計了16路高速差分輸入輸出通道。其中14路高速通道通過兩個ZD系列高速連接器替代傳統的CPCI連接器實現高速數據交換；另外2路高速通道通過光電轉換模塊轉換為光纖信號與外部實現數據交換。高速通道的連接如圖4所示。

圖4 高速通道連接示意圖

兩個光電轉換模塊的工作流程具體如下：發送數據時，FPGA調用內部的GTX收發器，把待發送的并行數據轉換為高速串行數據，送至光電轉換模塊的發送通道，光電轉換模塊把串行高速差分信號轉換成光信號實現光纖輸出。接收數據時，來自光纖的光信號經光電轉換模塊轉換成高速串行的差分信號送到FPGA，FPGA調用內部的GTX收發器，把高速串行數據轉換成并行數據，送用戶邏輯進行后續處理。光電轉換模塊的接收和發送端口直接與GTX收發器的發送端和接收端相連，使用時只需要編寫接口及復位程序即可[4]。FPGA內部高速通道模塊的例化示意圖如圖5所示。高速通道傳輸速率為2.4 Gbit/s，數據位寬為16 bit。高速模塊的使用中要注意：FPGA內部接發送端的數據(tx_datain)必須與發送時鐘(tx_clk)同步，接收端的數據(rx_dataout)必須與接收時鐘(rx_clk)同步，否則高速通道的數據傳輸會出現誤碼。

圖5 高速通道模塊配置圖

1.2.4 RS422接口及TTL接口設計

由于雷達規模大，組成設備較多，同時與各設備間的信號接口也不同。為將時序信號同步送至雷達各功能處理設備，本時序控制裝置需要提供不同的時序輸出接口。除上述光纖接口外，還需具備以下接口：TTL電平的時序輸出接口、RS422電平的時序輸出接口和RS232電平的時序輸出接口等。RS422及TTL接口設計示意圖如圖6所示。其中，TTL電平接口芯片選用雙向驅動芯片IDT74FCT164系列，實現LVTTL電平到TTL電平的轉換；RS422電平接口芯片選用SN65LBC174系列，實現RS422電平的時序信號輸出；選用MAX202ESE芯片，實現RS232電平的時序信號輸出。

圖6 RS422及TTL接口設計示意圖

2 測試性設計

2.1 CPCI總線接口測試設計

CPCI總線接口的測試可利用WinDriver軟件來實現，該軟件是一款簡潔高效不涉及操作系統底層編程且兼容性很好的驅動開發工具[5]。具體測試流程如下：通過軟硬件配合，在FPGA內部專門設計1個32位的讀寫寄存器，利用WinDriver軟件對該寄存器進行讀寫操作，例如寫入測試數據“55AAAA55”,檢查讀出的數據是否與此相同，如果相同，則判定CPCI總線工作正常。否則，CPCI總線有故障。利用WinDriver軟件還可以識別時序控制裝置的VenderID、DeviceID、分配的基地址和分配的中斷信息等。

2.2 時序控制模塊測試設計

時序控制模塊的測試思路如下：在FPGA內部設計獨立的時序采集測試模塊，對本雷達產生的時序信號BW、CPI和PRF信號進行采集和計數；同時將采集到的數據送至測試計算機與計算機寫入時序產生模塊的時序參數進行比對，如果參數一致，表示時序控制模塊工作正常。例如在規定的測試時間周期內對PRF脈沖的個數和周期分別進行采集和計數，計數結果保存到測試寄存器內，在測試周期結束后，CPCI測試計算機讀取PRF周期測試寄存器和PRF數量測試寄存器的數值，與原來寫入時序產生模塊的數值進行比對是否一致。時序控制模塊的測試框圖如圖7所示。

圖7 時序控制模塊測試框圖

也可通過SignalTap軟件抓取典型信號的波形來辨別時序信號是否正常。

2.3 光纖接口測試設計

光纖接口的測試流程如下：FPGA通過光電轉換模塊輸出的光纖信號，通過光纖跳線器，接至光電轉換模塊的輸入端，進行閉環測試。在Quartus軟件中調用SignalTap軟件，對光纖發送和接收的數據進行比對。光纖接口測試框圖如圖8所示。

圖8 光纖接口測試框圖

在正常情況下，光纖接收到的數據和發送的數據是相同的。在測試時，需要同時關注rx_errdetect[1..0]信號是否出現高電平的跳變。rx_errdetect[1]表示16位接收數據中的高8位有沒有接收到錯誤的數據，rx_errdetect[0]表示16位接收數據中的低8位有沒有接收到錯誤的數據。正常情況下，rx_errdetect[1]和rx_errdetect[0]均為低電平，表示光纖通道中沒有接收到錯誤數據。

2.4 RS422接口和TTL接口測試設計

在時序控制裝置硬件設計時，就考慮到了RS422接口、TTL接口和RS232接口的測試性設計。時序信號測試模塊的連接示意圖如圖9所示。

圖9 RS422接口及TTL接口測試框圖

如圖9所示，FPGA輸出至高速連接器插座的RS422電平的時序信號、TTL電平的時序信號和RS232電平的時序信號等通過切換控制經各種電平逆變換后，再接回FPGA，在FPGA中通過SignalTap軟件對信號進行波形采集并與原輸出信號比對，可驗證輸出信號是否正常。

3 結束語

本時序控制裝置采用標準CPCI總線+FPGA的系統架構，創造性地利用ZD系列高速插座替代傳統CPCI連接器，從而實現高速數據的內外交換；本時序控制裝置具有完善的自我測試功能：所有功能模塊和輸入輸出信號均可自我測試。具有16路高速輸入輸出通道，數據吞吐率達80 Gbit/s；具備多種時序輸出接口：支持光纖接口、TTL電平、RS422電平、RS232電平等輸出接口；參數化、

可編程的時序設計方法可適應相控陣雷達波束掃描和時序產生的需求。本時序控制裝置已成功應用在某雷達中，取得了良好的驗證效果。