一種通用雷達目標模擬器設計與實現?

王 寧

（91336部隊 秦皇島 066000）

1 引言

雷達目標模擬器作為雷達模擬測試平臺，可用于雷達載荷的地面測試。其主要任務為驗證雷達載荷接口、功能及主要指標，其主要功能是接收發射機發射的激勵信號，實時計算產生場景回波信號，饋入雷達載荷接收機完成回波模擬。

2 系統工作原理

圖1 系統工作原理圖

雷達發射信號注入模擬器，模擬器對信號進行采集并數字下變頻到基帶，基帶信號和模擬出的目標特征（地面、飛機、艦船等）函數做卷積（頻域或時域）運算，得到目標回波信號，最后經過延遲控制、上變頻之后，將射頻信號注入到雷達射頻輸入接口。

3 目標產生原理

雷達目標回波信號包含了目標對于雷達的距離（時延）和速度（多普勒）信息［1］。

3.1 點斜距與雙程時延計算

圖2 點斜距與雙程時延圖

假設目標數為2，則設雷達與目標的距離為Rs1，Rs2，每幀都需要計算雷達與目標間的斜距。由圖可知，Rs的計算如下式：

3.2 多普勒調制

通過雷達與目標的距離信息R()n以及雷達信號波長（或載波頻率），可實時計算出多普勒頻率

4 硬件設計

圖3 系統硬件組成圖

系統基于PXIe總線架構，由射頻模塊、基帶處理模塊、主控模塊、顯控組成。射頻模塊、基帶處理模塊、主控模塊集成在一個機箱內，通過系統總線實現相互通信［2～4，8］。

射頻模塊接收雷達基準時鐘，生成基帶處理模塊需要的采樣時鐘和工作時鐘。射頻模塊接收輸入信號完成下變頻處理后給基帶處理模塊AD中頻采樣；接收基帶處理模塊DA中頻輸出，完成上變頻處理。

基帶處理模塊包含高速ADC、DAC、高性能FPGA、高速大容量緩存。ADC可對中頻信號進行采樣，采樣結果可延遲并調制多普勒后送到DA輸出。DAC可轉換經過延遲和多普勒調制后的ADC采樣的信號，產生中頻輸出信號。基帶處理模塊上具有同步脈沖接口，用于控制工作時序。基帶處理模塊通過系統總線接收來自主控模塊的目標參數。

主控模塊通過系統總線對射頻模塊、基帶處理模塊進行參數配置，同時監控機箱內各個模塊的工作運行狀態。

主控模塊外接鼠標、鍵盤和顯示器（顯控），運行主控程序，提供人機界面，控制系統的工作。

5 工作流程

用戶在主控軟件上設置目標模型參數、雷達參數后，進行目標軌跡計算，并按照幀格式形成參數文件，下載到基帶處理模塊中。

目標模擬開始工作后，基帶處理模塊首先采集雷達輸出的發射信號，然后根據下載的參數對采集信號進行延遲線調制，包括延遲處理，多普勒調制、幅度調制。

基帶處理模塊完成基于可調數字延遲線的實時目標調制后，在同步脈沖信號的時序控制下，進行中頻回波信號DAC播放。

圖4 系統工作流程圖

圖5 算法流程圖

6 算法實現

模擬器接收雷達發射信號，經過變頻器后，變為中頻信號，ADC采集中頻信號，并進行中頻數字化下變頻處理。模擬器根據上位機下載的參數進行實時參數計算，同時根據計算好的參數對雷達信號進行延遲線調制，包括延遲處理，多普勒調制、幅度調制得到目標回波基帶信號。模擬器將目標回波基帶信號進行正交混頻變為中頻信號，通過DAC播放，并通過變頻器，變為射頻信號輸出［6～7］。

6.1 數字上/下變頻

數字化下變頻通過數字正交混頻、FIR抽取濾波，將中頻信號變為I、Q基帶信號［10］。

圖6 數字化下變頻圖

數字化上變頻通過FIR插值濾波和數字正交混頻，將數字延遲處理后的基帶信號變為中頻信號。

圖7 數字化上變頻圖

6.2 數字延遲線

基帶數據緩存在FPGA片外DDR3緩存上，需要作回波信號計算時從DDR3緩存中讀取I1、Q1數據至FPGA片內RAM緩存上，從RAM緩存讀取數據時需根據點目標的延遲參數作延遲控制，得到I2、Q2 數據［5，8～9，11～12］。

隨后對I2、Q2數據作幅相調制處理，即作復數乘法。乘以Si+jSq這個復數表示對信號作幅度和相位調制（多普勒調制），Si+jSq根據由參數控制模塊獲得多普勒參數、幅度參數，然后由DDS模塊生成。

圖8 數字延遲線圖

由FPGA根據參數文件中的相對距離參數和獲得的載波頻率根據公式：實時計算得到多普勒頻率相位控制字，該相位控制字驅動后面的DDS模塊得到多普勒相位。

6.3 工作時序

模擬器接收外部的同步脈沖，進行系統工作的時序控制。模擬器接收外部的同步脈沖并開始接收AD采集并數字化下變頻處理后的數據，進行延遲計數，通過計數值控制何時開始產生目標回波。

圖9 系統工作時序圖

7 結語

本模擬器基于模塊化、軟件化的思想進行設計。采用PXIe標準總線模塊，方便設備的擴展和升級；使用FPGA作為核心處理器件，通過加載不同的軟件波形，可實現單/多目標，不同信號體制雷達的目標回波信號模擬；通過目標回波模擬的數字化，實現設備的高精度、高可靠性和低成本。經過工程驗證，該模擬器具有很好的實用價值。