芯片互聯(lián)結(jié)構(gòu)斷裂失效的試驗研究與統(tǒng)計分析

陳垚君， 景博， 胡家興， 盛增津， 張鈺林

(空軍工程大學(xué) 航空工程學(xué)院, 西安 710038)

電子設(shè)備在軍事及航空航天領(lǐng)域應(yīng)用越來越廣泛，其可靠性要求也不斷提高。隨著集成電路的設(shè)計技術(shù)和制造水平的提升，大型電子設(shè)備集成度越來越高，功能越來越復(fù)雜[1-2]。同時，電子芯片技術(shù)也得到了迅猛的發(fā)展，芯片越來越小型化、集成化，其內(nèi)部的互聯(lián)結(jié)構(gòu)，即焊點的數(shù)目眾多且尺寸微小。焊點作為起機械支撐和電氣連接的關(guān)鍵部位，一旦某一個焊點產(chǎn)生斷裂，則可能導(dǎo)致整個組件的故障或失效，進而產(chǎn)生重大事故。相關(guān)資料顯示[3]，目前電子設(shè)備失效70%的原因是電子封裝失效，而電子封裝失效最主要的表現(xiàn)形式就是互聯(lián)結(jié)構(gòu)失效，即焊點失效。因此，互聯(lián)結(jié)構(gòu)可靠性研究得到了越來越廣泛的關(guān)注。

大部分電子設(shè)備，尤其是機載或車載電子設(shè)備經(jīng)常處于各種振動的服役環(huán)境中，振動成了影響焊點可靠性的重要環(huán)境因素。統(tǒng)計數(shù)據(jù)表明[4-5]，振動載荷下焊點的失效率高達20%，因此針對電子封裝的微互連焊點在振動條件下的可靠性研究具有重要的意義。

在往復(fù)振動載荷下，電子組件基板和印刷電路板(Printed Circuit Board，PCB)在振動載荷下產(chǎn)生翹曲效應(yīng)，互聯(lián)結(jié)構(gòu)受到交變應(yīng)力，其內(nèi)部應(yīng)力集中的部位會首先出現(xiàn)微小的損傷并不斷累積，當前，確定互聯(lián)結(jié)構(gòu)損傷的方法主要基于電參數(shù)和應(yīng)變參數(shù)。Kwon等[6]研究發(fā)現(xiàn)焊點發(fā)生損傷的時刻電阻信號會產(chǎn)生劇烈變化；Tang等[7]依據(jù)試驗監(jiān)測的電阻信號，提出振動載荷下焊點的失效過程可以分為健康狀態(tài)、輕度失效、中度失效及徹底失效；陳垚君等[8]依據(jù)BGA(Ball Grid Array)焊點在正弦振動下的電阻數(shù)據(jù)，建立了單個BGA焊點的退化模型；王文等[9]根據(jù)無鉛BGA焊點在隨機振動下的全壽命電阻監(jiān)測數(shù)據(jù)，利用比例風(fēng)險模型對焊點剩余壽命進行了預(yù)測。

上述研究雖然進行了特征提取、退化建模、壽命預(yù)測的系統(tǒng)研究，但主要針對單個焊點開展。然而，對整個芯片而言，是多焊點組成的復(fù)雜系統(tǒng)，芯片內(nèi)不同位置的焊點受到的應(yīng)力大不相同，因此不能用簡單地針對單焊點的研究方法來研究整個芯片焊點的可靠性。焊點全壽命周期內(nèi)的電參數(shù)數(shù)據(jù)龐大繁雜、失效時間長、難以獲得其壽命數(shù)據(jù)，為了獲取較多壽命數(shù)據(jù)以建立更精確的壽命分布模型需要進行大量試驗獲得更多樣本，時間耗費長、經(jīng)濟性差，而針對退化量分布建立壽命分布模型卻能較好的克服這些缺點。退化量分布建模的關(guān)鍵是如何確定退化量分布的類型，余榮斌等[10]用β分布作為退化量分布，進行了光伏組件的退化建模；王立等[11]結(jié)合退化量分布參數(shù)估計的平穩(wěn)時序類型給出了基于退化量分布的壽命預(yù)測方法。

鑒于此，本文選取BGA封裝的菊花鏈測試芯片為試驗對象，搭建了電子芯片可靠性試驗臺，獲取多組隨機振動條件下電子芯片全壽命周期內(nèi)的電阻退化數(shù)據(jù)壽命的時間數(shù)據(jù)；依據(jù)斷裂力學(xué)理論，推導(dǎo)了BGA封裝芯片服從兩參數(shù)威布爾分布的理論依據(jù)，建立了基于壽命數(shù)據(jù)的電子芯片壽命分布函數(shù)；接著利用退化量分布建立了基于退化量分布的壽命分布函數(shù)。通過比較發(fā)現(xiàn)，2種統(tǒng)計建模方法結(jié)果具有一致性，都可用于具體的工程實踐，從而為實現(xiàn)電子芯片剩余使用壽命評估提供重要依據(jù)。

1 隨機振動載荷下電子芯片環(huán)境應(yīng)力試驗

1.1 試驗件設(shè)計

試驗選用具有菊花鏈連接的測試芯片作為被測對象，其內(nèi)部所有的BGA焊球都被串聯(lián)起來形成了一個完整的回路，如圖1所示。

這樣，只要有一個焊球產(chǎn)生斷裂，整個芯片都會對外表現(xiàn)出失效。測試芯片的尺寸為8 mm×8 mm,厚度為0.97 mm，焊球直徑0.4 mm，焊球間距0.8 mm，通過釬料錫鉛焊料焊接在一塊尺寸為180 mm×90 mm，厚度為0.7 mm的PCB板上，且將測試芯片置于PCB板中央，如圖2所示，能確保對稱位置的焊點承受一致的應(yīng)力載荷。

同時，為了找到試驗件的最初共振點和振動特性，采用正弦振動掃頻試驗法。首先將應(yīng)變片置于試驗件中央靠近芯片處，設(shè)置振動臺采用正弦掃頻振動方式，頻率在20～1 000 Hz，功率譜密度設(shè)置為0.5g2/Hz(g為重力加速度)，得到的應(yīng)變響應(yīng)經(jīng)過傅里葉變換后結(jié)果如圖3所示(只列舉了前三階固有頻率)可以發(fā)現(xiàn)，試驗件的一階固有頻率在300 Hz附近。

圖1 菊花鏈測試芯片互聯(lián)結(jié)構(gòu)連接圖Fig.1 Connection diagram of interconnected structure of daisy-chain test chip

圖2 隨機振動試驗件Fig.2 Test piece for random vibration

圖3 試驗件的振動特性Fig.3 Vibration characteristics of test piece

1.2 隨機振動試驗方法

1.2.1 隨機振動載荷譜的確定

機載平臺和裝備用途的不同，會導(dǎo)致電子裝備處在不同的振動環(huán)境中，因此，對于不同用途的電子設(shè)備，在試驗中選擇的振動量級也不盡相同。以噴氣式飛機機載航電設(shè)備中儀表設(shè)備為例，發(fā)動機噪聲對飛機結(jié)構(gòu)的激勵、飛機外部結(jié)構(gòu)上的氣動湍流、對外部氣流敞開的空艙中氣動湍流共振以及機動飛行、滑行等都會使電子設(shè)備處于振動環(huán)境中。其中，儀表板及機身、發(fā)動機艙等區(qū)域的振動環(huán)境均為隨機振動[12]，因此本文選擇GJB 150.16A—2009[13]提供的儀表設(shè)備參考振動譜型來設(shè)置振動試驗的載荷譜。其中，加速度功率譜密度w0一般取值為0.01、0.02、0.04、0.06、0.08g2/Hz，但這些功率譜密度值較小，得到完整的全壽命退化數(shù)據(jù)會耗費大量的時間，因此本文以w0=0.8g2/Hz設(shè)計加速度功率譜進行試驗。同時該標準還指出，儀表設(shè)備處于30～1 000 Hz的振動頻率之間，為了達到最大振動激勵并同時更真實的模擬儀表設(shè)備服役環(huán)境，將載荷譜設(shè)置為一階固有頻率處，即290～310 Hz。功率譜密度值±3 dB設(shè)置警戒線，±6 dB設(shè)置中斷線，當試驗振動參數(shù)出現(xiàn)異常，會發(fā)出警告直至自行中斷試驗，確保整個試驗過程中振動參數(shù)控制在規(guī)定值±3 dB以內(nèi)。

1.2.2 隨機振動試驗步驟

在菊花鏈芯片的2個端點引出測試線，接入串聯(lián)分壓電路，菊花鏈兩端的分壓便能夠反映菊花鏈內(nèi)各個焊球的退化狀態(tài)，這是因為，焊球內(nèi)的裂紋會隨著振動逐漸增大，增大的裂紋導(dǎo)致焊球電阻增大，進而菊花鏈兩端的電壓升高。并且只要有一個焊點出現(xiàn)失效，那么整個回路都會被置于高電平，從而反映出芯片的失效。將測試線從芯片引出至PCB板并利用ECONMI-7016型16通道數(shù)據(jù)采集儀采集測試芯片兩端的電壓退化數(shù)據(jù)。

2 電子芯片焊點失效機理及統(tǒng)計建模

2.1 電子芯片焊點失效機理

通過隨機振動試驗，可以得到連接成菊花鏈的芯片內(nèi)互聯(lián)結(jié)構(gòu)由健康到完全失效的等效電阻分壓的動態(tài)趨勢，以其中的一個試驗件的退化過程為例，如圖4所示。給定的供電電壓為3.3 V，當菊花鏈測試芯片內(nèi)的互聯(lián)結(jié)構(gòu)都完好時，等效電阻很小，分壓接近于0V，當菊花鏈內(nèi)任意一個焊球產(chǎn)生裂紋，整個回路的等效電阻增大，分壓隨之增大，當有任意一個焊點完全失效時，整個菊花鏈回路變?yōu)殚_路狀態(tài)，電阻變?yōu)闊o窮大，分壓達到3.3 V，電子芯片完全失效。

圖4 菊花鏈測試芯片互聯(lián)結(jié)構(gòu)的退化過程Fig.4 Degradation process of interconnected structure of daisy-chain test chip

由圖4還可以看出，電壓測值雖然已經(jīng)達到3.3 V，但卻出現(xiàn)了高低反復(fù)振蕩，而不是穩(wěn)定在較高水平，這反映了芯片內(nèi)失效焊點隨著振動出現(xiàn)了反復(fù)開合的現(xiàn)象，即焊點在拉力作用下出現(xiàn)開裂、導(dǎo)電面積減小、電阻增大、分壓增大的現(xiàn)象；當振動臺向反方向運動時，焊點受壓，出現(xiàn)了閉合、導(dǎo)電面積增大、電阻減小、分壓減小的現(xiàn)象。

2.2 基于壽命數(shù)據(jù)的電子芯片失效統(tǒng)計建模

隨著振動時間的增加，焊球內(nèi)裂紋的長度也在逐漸增大，令δi為第i次振動循環(huán)后的裂紋長度，則一定有δ1<δ2<…<δn。當裂紋長度達到δm時，焊點失效，假設(shè)δ0為初始裂紋，其存在且極其微小可視為0。則在第j個循環(huán)下，焊球內(nèi)部裂紋的增量為δj-δj-1。依據(jù)斷裂力學(xué)中裂紋長度計算公式Paris公式：

(1)

式中：k為應(yīng)力強度因子，Δk為k的增量；α為裂紋長度；N為振動循環(huán)次數(shù)；c為常數(shù)。根據(jù)美國國家航空航天局(NASA)[14]給出的圓截面在拉壓彎曲組合作用下圓弧裂紋擴展模型的應(yīng)力強度因子為

(2)

式中：a為裂紋的深度；F0=G(0.752+1.286β+0.37Y3)，G=0.92(2/π)secβ((tanβ)/β)1/2，Y=1-sinβ，β=πa/(4R),R為焊球半徑;σ0為受到的正應(yīng)力。

(3)

同時，當每次振動循環(huán)下裂紋的增量是微量的情況下有

Δδj=δj-δj-1→0

(4)

那么

(5)

當振動循環(huán)充分大時，依據(jù)微積分定義可知

(6)

移項得

(7)

假設(shè)一個芯片有n個焊點，第i個焊點的壽命為Ti(i=1,2…n)，則每個焊點的壽命分布即為Fi(t)。對于一個具有完整功能的電子芯片而言，每一個引腳都需要實現(xiàn)特定的功能，因此如果假設(shè)只要有一個焊點出現(xiàn)失效，那么整個芯片就會失效。設(shè)芯片的壽命分布為F(t)，則芯片的壽命分布就是所有焊點壽命的極小值分布。即令N=min(T1,T2,…,Tn)，令焊點的失效閾值為z，則有

F(z)=P{N≤z}=1-P(N>z)

(8)

每個焊點的失效狀態(tài)互不影響，故可以認為Ti相互獨立，則有

F(z)=1-(1-F1(z))(1-

F2(z))…(1-Fn(z))

(9)

另外，在振動載荷下，芯片不同位置的焊球所受到的應(yīng)力不是均勻的，文獻[15]表明，位于芯片邊角處的焊點受應(yīng)力更為集中，會優(yōu)先失效，故Fi(t)雖然均服從對數(shù)正態(tài)分布，但參數(shù)卻會隨著焊球的位置變化而有所不同。定義位置參數(shù)P，對不同位置焊球的尺度參數(shù)進行歸一化，則不同位置焊球的壽命分布Fi(t)可以歸一化為FP(t)。因此有

F(z)=1-(1-F1(z))(1-

F2(z))…(1-Fn(z))

(10)

可化為

F(z)=1-(1-FP(z))n

(11)

文獻[16]表明，當FP(t)服從對數(shù)正態(tài)分布且n充分大時，F(xiàn)(z)=1-(1-FP(z))n的漸進分布為兩參數(shù)威布爾分布，其概率密度函數(shù)為

(12)

式中：m為形狀參數(shù);η為尺度參數(shù)。由此給出了BGA封裝形式的電子芯片互聯(lián)結(jié)構(gòu)失效壽命服從威布爾分布的理論依據(jù)。

3 基于退化量分布的電子芯片失效統(tǒng)計建模

3.1 基于退化量分布的壽命分布模型

如果把電子芯片的互聯(lián)結(jié)構(gòu)的退化看作一隨時間變化的隨機過程x(t)，同一批產(chǎn)品雖然總體來說具有同一種退化規(guī)律，但是對于不同的個體而言，在t時刻的退化量x(t)又會具有較大的差異，但如果在某一時刻t確定了x(t)在不同個體中的形式G(x,t)，并且能通過試驗數(shù)據(jù)統(tǒng)計出G(x,t)隨時間變化的規(guī)律，就確定了G(x,t)，從而能推導(dǎo)出壽命的累積分布函數(shù)F(t)。

由于產(chǎn)生了裂紋的BGA焊點在振動過程中出現(xiàn)的開開合合的間歇性失效現(xiàn)象，為了增加數(shù)據(jù)的單調(diào)性，消除間歇性失效的影響，對數(shù)據(jù)進行進行累加生成，即由原始的退化量數(shù)據(jù)x1,x2,…,xn變化為x1,x1+x2,…,x1+x2+…+xn。收集試驗產(chǎn)品在t1,t2,…,tM時刻的性能退化數(shù)據(jù)，依據(jù)中心極限定理，可以導(dǎo)出，經(jīng)過逐步累加的退化數(shù)據(jù)在ti(i=1,2,…,M) 時刻不同樣品的退化量的漸進分布為均值為μ(t)，標準差為σ(t) 的正態(tài)分布。

F(t)=P(x(t)≥z)=1-P(x(t)≤z)

(13)

有

(14)

可得

(15)

3.2 基于退化量分布的電子芯片焊點失效數(shù)據(jù)統(tǒng)計建模

將得到的原始電壓數(shù)據(jù)進行累加生成，得到的退化軌跡如圖5所示(以5個樣本中的某一樣本為例)，累計退化量變成了單調(diào)增函數(shù)。

取時間t的初始值為5 000 s，每間隔5 000 s取5個試驗樣本對應(yīng)時間下的累計退化量，為一組，共取20組，取它們的累加退化量的均值μ和標準差σ， 其隨時間的分布具有較好的線性度，如圖6所示。

對均值和標準差進行最小二乘擬合，得到了均值隨和標準差隨時間的表達式分別為

μ(t)=0.020 93t+60.65

(16)

σ(t)=0.058 59t+169.8

(17)

選擇完全斷裂時芯片兩端的分壓3.3 V為失效閾值，對5組試驗數(shù)據(jù)失效的首達時間下的累計退化量做平均值作為累計退化量的經(jīng)驗閾值，經(jīng)計算得到閾值為3 749 V，將該經(jīng)驗值和式(16)、式(17)代入式(15)得到了芯片的壽命的累積分布函數(shù)。

圖5 菊花鏈測試芯片互聯(lián)結(jié)構(gòu)累計退化量Fig.5 Accumulated degradation of interconnected structure of daisy-chain test chip

圖6 互聯(lián)結(jié)構(gòu)累計退化量的均值和標準差隨時間變化Fig.6 Variation of mean value and standard deviation of accumulated degradation of interconnected structure with time

(18)

同時，試驗件的5組累計失效時間如表1所示。

表1 各組試驗件的累計失效時間Table 1 Accumulative failure time for each group of test piece

3.3 對比分析

利用極大似然估計得到了二參數(shù)威布爾分布的形狀參數(shù)和壽命參數(shù)如表2所示。

基于退化量數(shù)據(jù)的電子芯片壽命的累積分布函數(shù)和基于壽命數(shù)據(jù)的電子芯片壽命的累計分布函數(shù)如圖7所示。

對比分析發(fā)現(xiàn)，2種壽命分布建模方法得到的累積分布函數(shù)具有較高一致性，基于退化量數(shù)據(jù)進行統(tǒng)計建模可以大幅縮短試驗時間，但因需要引入經(jīng)驗值導(dǎo)致精度上會有所缺失。基于壽命數(shù)據(jù)的統(tǒng)計建模方法具有較高的精度，但因失效時間長而導(dǎo)致壽命數(shù)據(jù)難以獲取。

表2 兩參數(shù)威布爾分布的參數(shù)估計Table 2 Parameter estimation of two-parameter Weibull distribution

圖7 菊花鏈測試芯片互聯(lián)結(jié)構(gòu)的壽命分布Fig.7 Lifetime distribution of interconnected structure of daisy-chain test chip

4 結(jié) 論

本文針對電子芯片互聯(lián)結(jié)構(gòu)失效機理復(fù)雜、壽命數(shù)據(jù)難以獲取且缺乏具有理論依據(jù)支撐的壽命分布模型等問題，開展了電子芯片互聯(lián)結(jié)構(gòu)的可靠性試驗。結(jié)合斷裂力學(xué)理論，推導(dǎo)了電子芯片互聯(lián)結(jié)構(gòu)壽命分布服從兩參數(shù)威布爾分布的理論依據(jù)，并建立了基于壽命數(shù)據(jù)的電子芯片失效的統(tǒng)計模型。利用退化數(shù)據(jù)，建立了基于退化數(shù)據(jù)的電子芯片失效統(tǒng)計模型。2種模型結(jié)果均以電子芯片壽命的累計分布函數(shù)給出。由此得到了以下結(jié)論：

1) 電子芯片互聯(lián)結(jié)構(gòu)的壽命分布的漸進分布服從兩參數(shù)威布爾分布，利用其分布能夠建立基于壽命數(shù)據(jù)的電子芯片失效統(tǒng)計模型。

2) 基于退化數(shù)據(jù)的電子芯片統(tǒng)計模型與基于壽命數(shù)據(jù)的電子芯片統(tǒng)計模型結(jié)果互相吻合，具有較高的一致性。

3) 基于退化量數(shù)據(jù)進行統(tǒng)計建模可以大幅縮短試驗時間，但因需要引入經(jīng)驗值導(dǎo)致精度上會有所缺失。基于壽命數(shù)據(jù)的統(tǒng)計建模方法具有較高的精度，但因壽命數(shù)據(jù)難以獲取會給建模帶來困難。