VPX總線及其在電子偵察處理機(jī)的應(yīng)用

李紅兵

（中國電子科技集團(tuán)公司第十研究所，成都610036）

0 引 言

隨著電子偵察技術(shù)的不斷發(fā)展，需要處理和傳輸?shù)男畔⒘恳苍絹碓酱螅瑢刹焯幚硐到y(tǒng)的運(yùn)算處理速度、數(shù)據(jù)帶寬和數(shù)據(jù)交互方式等要求也不斷提高。［1］傳統(tǒng)電子偵察處理機(jī)大多基于分級共享式總線（如PCI、PCIE和VME），以多個(gè)功能模塊組合而成，存在集成度較低、設(shè)備量大、功耗高、數(shù)據(jù)處理能力較弱和模塊間數(shù)據(jù)傳輸速率較低［2］等問題，已經(jīng)無法滿足現(xiàn)代電子偵察產(chǎn)品的使用需求。

基于VPX標(biāo)準(zhǔn)的硬件平臺具備強(qiáng)大的信號處理能力，以及高性能數(shù)據(jù)交換能力，其高密度計(jì)算及高速交換架構(gòu)使得以較少的設(shè)備量即可實(shí)現(xiàn)復(fù)雜的信號接收和分析處理功能。本文設(shè)計(jì)了一種基于VPX標(biāo)準(zhǔn)的新型高性能電子偵察處理機(jī)，解決了傳統(tǒng)偵察處理系統(tǒng)芯片多、體積大和功耗高的問題。同時(shí)，VPX總線的采用解決了海量數(shù)據(jù)傳輸瓶頸問題，并與核心處理器的高性能相匹配，構(gòu)成了處理和數(shù)傳平衡的高性能系統(tǒng)，可滿足現(xiàn)代電子偵察產(chǎn)品的通用信號處理需求。

1 偵察處理機(jī)方案

針對傳統(tǒng)CPCI和VME并行總線面對海量數(shù)據(jù)傳輸?shù)钠款i［3］，VITA組織制定了VPX系列標(biāo)準(zhǔn)。它提高了背板帶寬，強(qiáng)化了模塊拓展多分級互聯(lián)能力［4］，更適用于數(shù)字化、軟件化時(shí)代的信號處理高密度運(yùn)算和海量數(shù)據(jù)傳輸。

偵察處理機(jī)由基于VPX總線的信號處理模塊、信道模塊（包括接收機(jī)模塊、接收信道模塊、時(shí)鐘源模塊和頻綜模塊等）、通用背板和配套電源等組成。處理機(jī)設(shè)計(jì)為各種常規(guī)通信信號偵察、非通信信號（雷達(dá)、IFF／TACAN、導(dǎo)航和遙測信號等）偵察等各種功能應(yīng)用的通用硬件系統(tǒng)。信號處理模塊和信道模塊可根據(jù)需求任意組合部署于一個(gè)處理機(jī)內(nèi)，實(shí)現(xiàn)信號接收、采集處理、控制的通用平臺，滿足軟硬件可擴(kuò)展、可重構(gòu)的基本要求，符合通用化、綜合化的標(biāo)準(zhǔn)化設(shè)計(jì)要求，同時(shí)也提高了系統(tǒng)的可靠性和維修性［5］。主要技術(shù)特點(diǎn)如下：

（1）處理機(jī)采用風(fēng)冷散熱定制機(jī)箱，所有模塊采用6U規(guī)格尺寸，信號處理模塊、信道模塊各統(tǒng)一接口標(biāo)準(zhǔn)，做到插槽通用；

（2）采用多板卡并行處理以實(shí)現(xiàn)實(shí)時(shí)處理，信號處理模塊之間通過背板走線的x4 RapidIO或者x8 GTY接口實(shí)現(xiàn)內(nèi)部全互聯(lián)，通過CAN或者RS485總線實(shí)現(xiàn)信道模塊的控制；

（3）每個(gè)信號處理模塊對外提供1路光纖萬兆網(wǎng)和1x8的光纖GTH接口，模塊內(nèi)部通過光電／電光轉(zhuǎn)換模塊將萬兆網(wǎng)和GTH電信號轉(zhuǎn)換為光信號輸入輸出，保證高傳輸帶寬的同時(shí)又具備較高的可靠性；

（4） 電源模塊提供+12、+15.5、+5.5、-5 V，其中+12 V提供給信號處理模塊，后3類電源提供給信道模塊，電源設(shè)計(jì)總功率不小于500 W。

圖1給出了采用VPX總線的偵察處理機(jī)典型應(yīng)用，根據(jù)內(nèi)部部署模塊的不同及軟件重構(gòu)可以實(shí)現(xiàn)超短波信號測向、IFF／TCAAN信號偵測和雷達(dá)信號偵測處理等電子偵察功能。

圖1 處理機(jī)典型應(yīng)用框圖

2 硬件設(shè)計(jì)

2.1 背板設(shè)計(jì)

作為功能模塊之間數(shù)據(jù)交換的平臺［5］，背板設(shè)計(jì)遵循VITA46和VITA48并進(jìn)行裁剪、優(yōu)化。背板設(shè)計(jì)8個(gè)槽位，其中信號處理模塊可部署于槽1～5，信道模塊可部署于槽1～槽8。針對每個(gè)VPX插槽的P0～P6進(jìn)行了功能劃分。P0作為功能連接器主要用來連接電源、I2C總線和測試信號等。P1和P2是負(fù)責(zé)數(shù)據(jù)傳輸連接器，連接高速串行RapidIO和GTY接口，槽位1～5之間的RapidIO信號以x4的形式點(diǎn)對點(diǎn)互聯(lián)，GTY信號以x8的形式前后互聯(lián)。P3作為普通的控制連接器，信號包括 CAN、RS485、RS422、RS232和千兆以太網(wǎng)等控制信號。P4為光纖通道，信號處理模塊對外提供1路光纖萬兆網(wǎng)和1x8的光纖GTH接口。P5和P6作為射頻通道，提供16個(gè)射頻輸入輸出接口。背板具體的互聯(lián)關(guān)系如圖2所示。

圖2 背板信號互聯(lián)圖

2.2 信號處理模塊設(shè)計(jì)

作為偵察處理機(jī)的核心部分，信號處理模塊需要對來自信道模塊的中頻信號進(jìn)行采集、處理，再通過萬兆以太網(wǎng)傳輸?shù)酵獠吭O(shè)備上。為了實(shí)現(xiàn)這些功能，要求信號處理模塊有很強(qiáng)的信號處理能力、系統(tǒng)管理能力和高數(shù)據(jù)吞吐率。本文設(shè)計(jì)了一個(gè)由高性能的FP?GA、PowerPC子卡、高速AD和其他器件組成的信號處理模塊，其電路組成如圖3所示，具有以下特性：

（1）集成兩片大規(guī)模FPAG芯片XC7VSX690T，每片F(xiàn)PGA擁有3 600個(gè)25x18的硬件乘法器和693 120個(gè)邏輯資源，支持80路10 Gbit／s高速串行通道（GTH和 GTY）。每片 FPGA外接 2片大容量的DDR3，容量 1 GByte。

圖3 信號處理模塊電路組成圖

（2）集成4片高速ADC芯片AD9680及八通道的ADC子卡，支持8路中頻信號的采集，可以通過不同的ADC配置調(diào)整整個(gè)系統(tǒng)的功能［6］；

（3）板載高性能PowerPC子卡。該子卡以NXP公司的T2080四核處理器為核心，集成2 GByte的DDR3內(nèi)存、SSD及千兆以太網(wǎng)。T2080主要用于控制及數(shù)據(jù)處理，負(fù)責(zé)對外萬兆以太網(wǎng)接口的實(shí)現(xiàn)；

（4）FPGA之間采用GTH和LVDS通道串行互聯(lián)。FPGA與 PowerPC子卡采用1x4的 RapidIO和PCIE接口互聯(lián)；

（5）整個(gè)模塊共有4x4的RapdiIO通道連接到P1口和16路GTY接口連接到P1口，用于模塊間的高速互聯(lián)，最高具有36 Gbit／s的雙向傳輸有效帶寬。

2.2.1 高性能 AD 設(shè)計(jì)

VPX支持FMC子卡標(biāo)準(zhǔn)，對于已有的硬件平臺，能夠方便對硬件資源進(jìn)行擴(kuò)展，從而可以大大減少硬件開發(fā)的工作量和難度。針對常規(guī)通信信號、IFF／TACAN信號的偵察，F(xiàn)MC采集子卡選用兩片由TI公司生產(chǎn)的高速ADC芯片ADS4449。該芯片具有四路采集通道，單通道最高采樣率為250 MSPS，量化位數(shù)為14 bits。圖4為FMC采集子卡電路組成圖，實(shí)測其ENOB可達(dá)12位。

圖4 AD子卡電路組成圖

雷達(dá)偵察數(shù)字接收機(jī)要求具備以下功能：大瞬時(shí)帶寬、實(shí)時(shí)信號接收、大動態(tài)范圍、高靈敏度和頻率分辨能力［7］，因而信號處理模塊板載ADC選用AD公司的雙通道14位1 GSPS模塊轉(zhuǎn)換器AD9680。該ADC全功率帶寬非常寬，可以支持高達(dá)2 GHz的射頻信號直接采樣，且內(nèi)部集成4個(gè)寬帶抽取濾波器和12位數(shù)控振蕩器，采用JESD204B高速串行輸出接口協(xié)議［8］。每通道采樣數(shù)據(jù)配置為二路串行輸出，每路輸出速率最高達(dá)10 Gbps。JESD204B數(shù)據(jù)發(fā)送模塊可將來自ADC的并行數(shù)據(jù)組合成數(shù)據(jù)幀，并使用8 B／10 B編碼以及可選數(shù)據(jù)加擾技術(shù)輸出串行數(shù)據(jù)。圖5為AD9680電路組成圖，實(shí)測其ENOB可達(dá)10位。

2.2.2 PowerPC 子卡設(shè)計(jì)

PowerPC子卡不僅要完成偵察流程控制、設(shè)備健康管理和對外數(shù)據(jù)交互功能，還負(fù)責(zé)信號參數(shù)測量、信號分選和測向等處理功能。該子卡是以NXP公司的T2080處理器為核心，集成4G的 DDR3L內(nèi)存、64G SSD及千兆以太網(wǎng) PHY，對外提供萬兆以太網(wǎng)的XAUI接口、1路x4的RapidIO、1路x4的PCIE、2路千兆以太網(wǎng)和LBS低速接口。T2080為四核八線程64位處理器，運(yùn)行頻率最高1.8 GHz，內(nèi)部集成的AltiVec引擎提供172 GFLOPS的矢量處理能力，不僅可應(yīng)用于定點(diǎn)運(yùn)算領(lǐng)域，更具備高性能的浮點(diǎn)運(yùn)算能力，非常適合嵌入式數(shù)字信號處理海量數(shù)據(jù)髙速運(yùn)算處理的需求。［9］

圖5 AD9680電路組成圖

基于T2080的PowerPC子卡實(shí)物如圖6所示。

圖6 PowerPC子卡實(shí)物圖

2.3 高速信號傳輸設(shè)計(jì)

在本方案中，由于高速信號的工作速率期望達(dá)到6.25 Gbps，在板間長距離傳輸情況下要滿足這種性能以下方面都尤為關(guān)鍵：（a）印制板板材的選擇、阻抗控制、過孔的設(shè)計(jì)、走線距離的控制，（b）供電網(wǎng)絡(luò)阻抗、直流壓降、電流密度的控制［10］，（c）背板的設(shè)計(jì)。為了在6.25 Gbps范圍內(nèi)傳輸性能良好，保證板卡設(shè)計(jì)性能，主要著重以下幾點(diǎn)來進(jìn)行：

（1）電源完整性設(shè)計(jì)

信號處理模塊電路規(guī)模大，集成化、綜合化程度高，核心處理芯片的電壓低至1 V，芯片去耦的要求高。為有效降低電源平面阻抗、降低電源噪聲對系統(tǒng)的影響，消除諧振頻率點(diǎn)，保證供電系統(tǒng)的可靠性，利用Ansys公司的Siwave軟件，對電源平面諧振、直流壓降、電流密度等情況進(jìn)行模擬分析，保證設(shè)計(jì)合理性和可靠性。

（2）信號完整性設(shè)計(jì)

對于5～10 GHz的電路系統(tǒng)，超過一定距離將由于印制板基材介質(zhì)損耗過大，導(dǎo)致信號眼圖完全關(guān)閉，因而需要選用性能優(yōu)良、介電常數(shù)和損耗因子更小的基材。除了選擇基材外，采用ADS軟件對高速傳輸線、關(guān)鍵器件、關(guān)鍵接插件等進(jìn)行仿真和建模，通過前仿真解決走線的阻抗連續(xù)性、過孔效應(yīng)、走線間耦合等問題。

（3）測試和驗(yàn)證

信號眼圖和誤碼率的測試只能表征信號的最終質(zhì)量，不能用來判斷信號在傳輸路徑中的過程行為。為準(zhǔn)確判斷傳輸通道的性能是否優(yōu)良，需要做無源和有源兩種測試。有源測試包括眼圖、誤碼率、抖動等。無源測試主要內(nèi)容有高速串行差分信號特性阻抗測試、電源平面阻抗測試、重要高速串行信號傳輸路徑的S參數(shù)測試。

3 性能測試與分析

工程應(yīng)用中，對該偵察處理機(jī)的信號處理能力和數(shù)據(jù)傳輸能力分別進(jìn)行了測試。

表1給出了T2080處理器和常用的DSP的性能對比測試。從測試結(jié)果可以看出，T2080的信號處理能力雖然略微弱于TMS320C6678，但是較TS201已有顯著的提高，已經(jīng)可以取代傳統(tǒng)的DSP處理器成為偵察信號處理器件的首選。

表1 浮點(diǎn)FFT的性能對比（單位：μs）

表2給出了系統(tǒng)的數(shù)據(jù)傳輸能力測試結(jié)果。由于RapidIO為8 B／10 B編碼且基于事務(wù)包傳輸，因此編碼效率為 0.8，有效數(shù)據(jù)載荷只有 0.9 左右［13］。RapidIO接口的總有效帶寬需要乘以0.8和0.9，GTY和GTH接口的總有效帶寬計(jì)算方法和RapidIO接口相同。由表2可以看出，與CPCI總線的4 Gbit／s或者VME總線的1.28 Gbit／s相比，偵察處理機(jī)的數(shù)據(jù)傳輸帶寬有數(shù)量級的提升。

表2 數(shù)據(jù)傳輸能力測試結(jié)果

4 結(jié)束語

本文在研究VPX標(biāo)準(zhǔn)的基礎(chǔ)上設(shè)計(jì)了一種基于VPX總線的新型高性能通用偵察處理機(jī)，其硬件平臺具有集成度高、控制靈活、可擴(kuò)展性強(qiáng)等特點(diǎn)，可以通過增加模塊和升級軟件實(shí)現(xiàn)系統(tǒng)功能升級拓展，是一套全開放式具有真正通用性的處理機(jī)。經(jīng)過測試，該偵察處理機(jī)處理能力強(qiáng)、性能穩(wěn)定，具有較為廣闊的工程應(yīng)用前景。