一種寬溫度范圍低溫度系數的CMOS帶隙基準電路

任賀宇，王 軍，趙傳陣

（1.天津工業大學電子與信息工程學院，天津 300387；2.天津工業大學天津市光電探測技術與系統重點實驗室，天津 300387）

帶隙基準（BGR）電路廣泛應用于各種模擬和混合信號電子器件中，如AD/DA、PWM控制器、運算放大器、LDO和PLL等[1-2].BGR的精度會顯著影響系統的性能[3-4]，如，溫度傳感器的精度不僅依賴于溫度敏感元件，還直接取決于基準電壓的精度.為得到低溫度系數（TC）的BGR，相關研究提出了多種曲率補償技術[1，3-15].文獻[1]利用零溫度系數節點的二級原理來提高基準電壓的精度，并采用MOSFET的漏源電壓反饋降低零溫度系數節點對溫度的敏感度，同時采用有源衰減器和阻抗適應補償以提高基準電壓的電源抑制比.文獻[3]采用基于MOSFET的MOS BGR和基于BJT的一階曲率補償BGR電路，實現2個具有相反溫度特性的基準電壓，并采用電流鏡將這2個基準電壓疊加，實現高階非線性曲率補償以提高基準電壓的精度.文獻[4]采用可調節曲率補償技術（即分段補償技術），在3段溫度區間對基準電壓進行不同曲率的補償以提高其精度.文獻[5]采用2個傳統一階BGR電路，實現2個具有相反溫度特性的基準電壓，并基于這2個基準電壓設計加法電路，實現高階非線性曲率補償.文獻[15]采用電平移位技術抑制電阻對基準電壓的影響.本文根據分段補償思想[4-9]，提出基于高階非線性補償的5段分段補償技術，在-40~125℃的寬溫度范圍內，設計了一種高精度BGR電路，仿真結果表明該電路的TC為0.05×10-6/℃.

1 BGR設計方法

一階BGR通常采用雙極晶體管（BJT）基極-發射極電壓（VEB）和2個BJT基極-發射極電壓的差電壓（ΔVEB）相互補償的方式，獲得TC較低的基準電壓.ΔVEB與溫度呈正相關關系，VEB與溫度呈負相關關系，其表達式為[14]

其中：Vg（T）是帶隙電壓；η是工藝常數；Tr是參考溫度；T是溫度；VT是熱電壓；σ是與流過BJT的電流IBJT相關的參數，當IBJT是PTAT電流時，σ=1，當IBJT與溫度無關時，σ=0.根據式（1），VEB的溫度特性主要由一階線性和高階非線性構成，然而ΔVEB的溫度特性僅包含一階線性，因此對VEB的高階非線性補償可以提高BGR的精度.高階非線性補償的實現如圖1所示[9].

圖1高階非線性補償電路Fig.1 High-order nonlinear com pensation circuit

圖1 中，運算放大器使得V1=V2，因此IQ1，Q2是PTAT電流，IQ3近似與溫度無關.由式（1）可得[15]

其中ΔVEB，Q2-Q3（T）呈現高階非線性溫度特性，因此Vref可表示為

其中：N為Q2和Q1之間的集電極電流倍數；IC為高階非線性補償電流.適當選取R1、R2和n，可以消除VEB，Q1的一階線性溫度特性，當R4，5=R2（/η-1）時，可以消除VEB，Q1的高階非線性溫度特性.采用高階非線性補償后的基準電壓如圖2所示.

圖2 高階非線性補償原理Fig.2 Princip le of high-order nonlinear com pensation

2 5段分段補償技術及電路實現

經高階非線性補償后，BGR的精度一般為1~10×10-6/℃[15]，盡管還有多種提高BGR精度的補償技術[16-18]，但其基準電壓仍有較大的TC.為進一步提高BGR的精度，本文提出基于高階非線性補償的5段分段補償技術，將高階非線性補償和分段補償相結合，以實現高精度的BGR電路.

2.1 分段補償技術

分段補償技術是在不同溫度區域內，采用不同曲率的電壓（分段補償電壓）對基準電壓進行補償，從而改善其精度.本文采用的分段補償技術的基本實現電路見圖3.

圖3 分段補償實現電路Fig.3 Im plementation circuit of typical piecewise com pensation

圖4分段補償原理Fig.4 Principle of piecewise compensation

圖4 中，根據基爾霍夫電流定律（KCL），在低溫區域，k1IVEB＞k2IPTAT，因此IC=k1IVEB-k2IPTAT，在高溫區域，k1IVEB＜k2IPTAT，MP1因不能提供流向電源VDD的電流而截止，因此IC=0.分段補償電流的分段點為正負溫度系數電流的交點Q.通過調整k1和k2的大小可以改變Q點對應溫度的大小.

將高階非線性補償后的基準電壓分為5段，采用圖4所示的分段補償技術，實現5段分段補償以提高BGR精度，其技術原理如圖5所示.

圖5 5段分段補償技術原理Fig.5 Principle of 5-segment segmentation compensation technology

2.2 電路實現

本文提出的BGR整體電路見圖6.采用10組電流鏡組合實現電流加減電路，在-40～125℃的溫度范圍內，對正負溫度系數電流進行比例復制和加減運算，得到具有5段分段溫度特性的補償電流和電壓，以實現基于高階非線性補償的5段分段補償.

圖6 BGR電路Fig.6 BGR circuitr

圖6 中，IPH1、IPH2、IPH3和IPL為IPTAT的比例復制電流，INH1、INH2、INH3和INL為ICTAT的比例復制電流，ICH1、ICH2、ICH3和ICL疊加組成最終的分段電流IC.圖5的5段分段補償電壓中的4個電壓折點的溫度從左至右分別記為TL、TH1、TH2、TH3.k1，k2，…，k10是每個電流鏡的比例，其中：k1，…，k5決定補償電流的大小，k6，…，k10決定TL、TH1、TH2、TH3的值.

（1）當T＜TL時，INH1＞IPH1，INH2＞IPH2，INH3＞IPH3，INL＞IPL，根據KCL，ICH1=ICH2=ICH3=0，IC的計算公式為

（2）當TL＜T＜TH1時，INH1＞IPH1，INH2＞IPH2，INH3＞IPH3，INL＜IPL，5段分段補償電路中所有電流均為0，因此IC=0.

（3）當TH1＜T＜TH2時，INL＜IPL，INH2＞IPH2，INH3＞IPH3，INH1＜IPH1，因此ICL=ICH2=ICH3=ICN1=ICN2=0，IC的計算公式為

（4）當TH2＜T＜TH3時，INL＜IPL，INH3＞IPH3，INH1＜IPH1，INH2＜IPH2，因此ICL=ICH3=ICN2=0，IC的計算公式為

（5）當T＞TH3時，INL＜IPL，INH1＜IPH1，INH2＜IPH2，INH3＜IPH3，INH1＜IPH1，因此ICL=0，IC的計算公式為

3 仿真驗證

本文得到的5段分段補償電壓、高階非線性補償后的基準電壓及最終的5段分段補償后的基準電壓如圖7所示.

圖7 5段分段補償仿真結果Fig.7 Simulation results of 5-segment piecewise com pensation

由圖7可見，在-40～125℃的溫度范圍內，高階非線性補償后基準電壓的總溫漂約為30 μV，即TC約為0.32×10-6/℃；5段分段補償后基準電壓的總溫漂約為4.5 μV，即TC約為0.05×10-6/℃，比高階非線性補償提高了約6.7倍.

本文考慮了基準電壓在電源方面的可靠性，進行了PSRR（電源抑制比）和線性調整率仿真，仿真結果如圖8和圖9所示，電壓仿真范圍為2.5～5 V.

由圖8和圖9可見，PSRR約為-100 dB@dc，在2.5～5 V的電源范圍內線性調整率約為11.8 μV/V，這表明BGR對電源具有良好的抗干擾能力.

圖8 PSRR仿真結果Fig.8 Simulation result of PSRR

圖9 線性調整率仿真結果Fig.9 Simulation result of linearity

將本文設計的BGR的技術性能和指標與一些現有的BGR進行比較，比較結果見表1.其中：Vol.Supply為BGR的供電電壓，Current為BGR的工作電流，Ref.Voltage為BGR的基準電壓，Tem.Range為BGR的工作溫度范圍，Line Reg.為BGR的線性調整度，Area為BGR的芯片或版圖面積，CMOS process為BGR采用的工藝.由表1可見，本文設計的BGR的性能優于現有技術，此外，本文中基準電壓的線性調整率和功耗等性能也比較良好.

表1 本文工作與現有技術的比較Tab.1 Comparison between this paper and priorart designs

4 結論

采用基于高階非線性補償的5段分段補償技術，實現了高精度、低功耗的BGR電路.在-40～125℃的寬溫度范圍內，高階非線性補償后基準電壓的精度約為0.32×10-6/℃；采用5段分段補償技術后，基準電壓的精度優化至0.05×10-6/℃，相比高階非線性補償，基準電壓的精度優化了約6.7倍.BGR整體電路的工作電流約為28 μA，電源抑制比（PSRR）約為-100 dB@dc，線性調整率約為11.8 μV/V.