過鉆具陣列聲波測井采集電路設計與實現

侯君紅　余厚全　文榮輝　劉付火　鄒驍　陳強　李劍

摘要：針對過鉆具陣列聲波測井對信號采集電路高精度、大動態、低噪聲、低功耗、高集成度以及各通道同步性好的要求，設計一種多通道數據采集電路。該電路采用各通道獨立數字化方案以保證各通道信號采集的同步性，采用低噪音儀表放大器作為前置放大器以降低系統噪聲，選用18位ADC擴大數字化動態，ADC輸出采用菊花鏈連接以減少電路連線。實測結果表明：12通道采集電路功耗為550mW，噪聲均方根值小于13μV，信號測量動態范圍達93dB，單通道采集電路面積為19mm×70mm。因此，設計電路既能很好滿足過鉆具陣列聲波測井信號采集要求，也可作為其他陣列聲波測井信號采集的參考方案。

關鍵詞：過鉆具測井;陣列聲波測井;數據采集;低噪聲信號調理電路;噪聲測試

中圖分類號：TE135;TB51

文獻標志碼：A

文章編號：1674–5124（2019）03–0135–04

Design and implementation of acquisition circuit for trough bit array acoustic logging

HOU Junhong1， YU Houquan1， WEN Ronghui1， LIU Fuhuo2， ZOU Xiao2， CHENG Qiang2， LI Jian2

（1. Electronics & Information School， Yangtze University， Jingzhou 434023， China; 2. China Petroleum Logging Co.， Ltd.， Xian 710077， China）

Abstract： In order to meet the requirements for high precision， large dynamic， low noise， low power con- sumption， high integration and good synchronization in through bit array acoustic logging， a multi-channel data acquisition circuit is designed. A channel independent digitization scheme is proposed to ensure the synchronization of each channel. Low-noise instrumentation amplifier is chose as a preamplifier to reduce system noise. 18-bit ADC is used to expand digitization dynamics and the ADC output is daisy-chained to reduce the circuit connection line. The measured results show that the power consumption of the 12-channel acquisition circuit is 550 mW， the noise RMS value is less than 13 μV， the signal measurement dynamic range is 93 dB and the single-channel acquisition circuit area is 19 mm×70 mm. Therefore， the designed circuit not only satisfies the requirements for the acquisition of through bit array acoustic logging， but also can be used as a reference of other array acoustic logging.

Keywords： trough bit logging; array acoustic logging; data acquisition; low noise signal conditional circuits; noise test

0 言

為了滿足大斜井和水平井的測井需求，更好地獲取井周全方位、遠地層的信息，不斷提高測井效率，聲波測井已從過去電纜全波列聲波測井發展到隨鉆陣列聲波測井[1-2]，目前正向過鉆具陣列聲波測井發展。國外除美國斯倫貝謝公司開發了過鉆具陣列聲波測井儀器外[3]，未見其他國家相關儀器的研發報道。國內中國石油測井公司正在進行相關研發，但未見報道。儀器開發的主要難點之一是這種測井方式對聲波采集電路提出了更高的要求，主要是：1）多路信號采集要求同步誤差小于0.1μs;2）儀器等效輸入噪聲<30μV，信號采集動態≥90dB;3）采集電路板寬度應小于20mm;4）電路功耗低，便于電池供電。目前國內隨鉆陣列聲波儀器和美國斯倫貝謝公司開發的過鉆具陣列聲波測井都采用16位ADC數字化方案[4-8]，無法滿足遠地層聲波信號采集的要求。盡管在電纜陣列三維聲波測井中已有采用24位ADC數字化方案的報道[9]，但其芯片封裝面積大、功耗高，不適合在過鉆具陣列聲波測井中應用。因此，在滿足過鉆具測井對采集電路尺寸和功耗要求的同時，提高信號采集精度和動態，就成為一個亟待解決的關鍵問題。

本文針對過鉆具陣列聲波信號采集需求，提出了一種新的數據采集電路方案，主要特點在于：采用各通道獨立數字化設計保證多通道數據采集的同步性，選用小尺寸18位ADC擴大數字化動態，采用多個ADC數據菊花鏈連接串行輸出方式減少電路板連線和尺寸，很好地滿足了過鉆具測井數據采集的要求。

1 采集電路方案設計

圖1為本文提出的陣列聲波多通道采集電路設計方案，它由兩部分組成：1）多路聲波信號采集電路，可接收井筒一個徑向的多個傳感器檢測的多路聲波信號，對其放大、濾波和數字化;2）聲波采集控制與緩存電路，它接收來自主控單元的指令，對采集電路提供時序控制，并接收各路采集到的數據，對其進行編排和緩存，然后根據主控單元的指令將數據傳送至主控單元。

對于采集電路而言，根據對采集電路各通道同步采集誤差小于0.1μs的要求，采用各通道獨立同時采集的數字化方案。為降低共模噪聲對采集信號的影響，減少帶外高頻干擾和混疊噪聲干擾，設計了低噪聲信號調理電路，其由低噪聲儀表放大電路、二階有源低通濾波電路和驅動電路組成。為了滿足大動態采集和高精度量化的要求，選用18位、速率為1MS/s的逐次比較型ADC芯片，并采用近換能器數字化方案降低干擾影響。為減少每個通道ADC的數據輸出到采集控制和緩存部分的連線，避免布線過長引起的串擾和不穩定，采用多個ADC菊花鏈的工作模式，串行傳輸數據。整個多路聲波信號采集電路的設計可根據具體的實際需求實現8路、12路或16路信號的同步采集。

控制與緩存電路由采集控制模塊、命令接收和解析模塊、SRAM緩存模塊、采集參數寄存器和數據整理編排模塊等組成。命令接收和解析模塊用來接收主控單元的命令并解析命令的具體內容;采集控制模塊則根據命令解析的結果產生相應的控制信號和工作時序，控制信號的采集、傳輸和存儲;數據整理編排模塊將ADC輸出的串行數據轉換為并行數據，并按通道順序編排;SRAM數據緩存模塊則是緩存一次激發接收的全部聲波數據;數據編碼及發送模塊用來進行數據編碼和數據上傳，確保數據的正確傳輸;采集參數寄存器用來寄存信號采集的相關參數。整個控制與緩存電路采用FPGA+SRAM的結構，可方便地通過編程擴展功能。

2 采集電路具體實現

2.1 低噪聲模擬信號調理電路設計

低噪聲模擬信號調理電路如圖2所示，主要功能是將接收換能器檢測到的聲波信號進行低噪聲差分放大和低通濾波。為了降低系統的等效輸入噪聲，前置放大器選用ADI生產的專用儀表放大器AD8220，它具有高共模抑制比（>100dB）、低輸入噪聲（14nV/√Hz）、低功耗（靜態電流<750μA）特性。放大增益由外置電阻Rg調整，通過增益選擇模塊改變增益電阻Rg的值可獲得不同增益。二階有源低通濾波器由低噪聲軌到軌運放AD4084和相應電阻電容器件連接而成，通過改變反饋電阻Rf的阻值來實現截止頻率隨采樣率的改變而改變。由于經過放大和濾波后的信號為雙極性單端信號，根據ADC器件輸入應為單極性差分信號的要求，增加了ADC驅動器（ADA4940-1）來完成這一轉換。

2.2 ADC設計

為滿足幅度動態達90dB、頻率范圍為300Hz～30kHz的信號接收要求，ADC器件位數至少為16位，轉換速率至少為60kS/s。為了降低對抗混疊濾波器的要求和保證波形描述的精度，ADC的最高采樣頻率應為聲波信號最高頻率的4～10倍。本文選用ADI公司推出的新一代低功耗、高速度、高精度、小尺寸、逐次比較型模數轉換器AD4007。該芯片轉換精度為18位，轉換速率最高可達1MS/s，最大功耗為8mW，差分模擬輸入范圍可達±VREF，工作溫度范圍為–40～125°C，尺寸大小為4.9mm×3mm×0.85mm，具有SPI兼容型多功能串行接口，特別是該器件支持多個ADC總線的數據輸出菊花鏈接法，可以有效減少多通道采集電路的信號走線。多個ADC與基于FPGA的控制模塊連接示意圖如圖3所示，可根據實際需求選擇ADC個數。芯片的以上特性非常適合井下陣列聲波信號采集。

2.3 信號調理電路噪聲理論估計

信號調理電路噪聲分布示意圖如圖4所示。假設前置放大器、低通濾波器、ADC驅動器之間的噪聲互不相關，其放大倍數分別為A1、A2和A3，則調理電路的總噪聲[10]為

信號調理電路輸出總噪聲除以電路總增益可得到信號調理電路的等效輸入噪聲，其表達式為

根據各部分電路噪聲模型[11-12]，查詢芯片的噪聲頻譜密度具體參數，即可估算出各級電路的等效輸入噪聲。已知前置放大器AD8220的輸入噪聲頻譜密度為38.62nV/√Hz，在30kHz帶寬下等效輸入噪聲為8.38μV;低通濾波器AD4048的輸入噪聲頻譜密度為10.42nV/√Hz，在30kHz帶寬下等效輸入噪聲為2.26μV;ADC驅動器ADA4940-1的輸入噪聲頻譜密度為11.33nV/√Hz，驅動電路帶寬為40kHz時的等效輸入噪聲為2.84μV。當前置放大電路增益A1為2.7，低通濾波器和ADC驅動器增益均為1時，根據式（2）計算出信號調理電路等效輸入噪聲為8.48μV。

3 測試結果與分析

按上述的設計方案，開發實現了陣列聲波12通道采集電路，并對評價采集電路的性能指標進行了噪聲和信號測試。

3.1 噪聲測試

進行噪聲測試時將差分輸入短接，通過對采集到的樣本點求均方差值作為噪聲估計。當調理電路增益為2.7時，等效輸入噪聲波形如圖5（a）所示，等效輸入噪聲值12.9μV。已知ADC的最大測量范圍為–2.46～2.46V（ADC的實際參考電壓為2.46V），調理電路增益為2.7時采集電路的最大輸入信號峰峰值可達1.8V。計算信噪比，其表達式為[13]

通過式（3）得到其對應的最大的信噪比為93dB，表明該采集電路的噪聲低，測量動態范圍大。

3.2 信號測試

由信號發生器輸出頻率分別為4kHz和8kHz，峰峰值為1.8V的正弦信號，采集電路數字化的波形如圖5（b）所示。采樣率為100kS/s時，8kHz信號的采樣波形有些失真，其原因是每周期采樣點數（12.5個樣本/每周期）相對于4kHz信號（25個樣本/每周期）減少了一半。

由于實驗室沒有低幅值、高精度信號發生器，為了測試采集電路對小信號的數字化性能，采用普通信號發生器產生峰峰值為10mV、頻率分別為4kHz和8kHz的正弦信號，然后通過電阻分壓將其衰減1/10，形成峰峰值為1mV的信號送給采集電路進行數字化。數字化的波形如圖5（c）所示。

信號測試結果表明，無論是對大幅度信號還是小幅度信號，多通道采集電路的數字化波形無畸變和毛刺，電路工作性能穩定，具有良好的大動態、弱信號檢測性能。

4 結束語

本文根據過鉆具陣列聲波測井對信號采集的要求，設計實現了一種陣列聲波信號采集電路。相對于國內外隨鉆和過鉆具陣列聲波儀器采用的16位ADC數據采集方案而言，本文采用了18位ADC的數字化方案，在滿足電路功耗和尺寸的前提下，將信號采集動態擴大了12dB。與此同時，多通道ADC的輸出數據采用菊花鏈連接的串行輸出方式，既減少了電路板上的走線和電路板之間的連線，減小電路板尺寸，提高了抗干擾能力，同時也增加了采集通道的可擴展性。因此，該電路設計不僅對過鉆具陣列聲波測井有重要的實用價值，也為其他方式的陣列聲波測井采集電路的設計提供了可行的參考方案。

參考文獻

[1]吳曉光，季鳳玲，李德才.偶極聲波測井技術應用現狀及研究進展[J].地球物理學進展，2016，31（1）：380-389.

[2]ALFORDJ，BLYTHM，TOLLEFSENE，etal.隨鉆聲波測井新技術[J].國外測井技術，2013，4（2）：64-72.

[3]JAMESA，BENJAMINWC，TAYLORLR，etal.過鉆頭測井[J].國外測井技術，2013，34（3）：70-75.

[4]張錚，賀洪斌，辛鵬來.隨鉆聲波測井儀控制采集電路的優化設計與實現[J].聲學技術，2016，35（2）：180-187.

[5]康梓義，張偉.隨鉆聲波測井儀井下信號采集處理電路設計[J].電子質量，2014（9）：59-64，69.

[6]肖習鵬，師奕兵，張偉，等.隨鉆聲波測井儀數據采集電路設計[J].中國測試，2012，38（1）：74-77.

[7]林聰，師奕兵，張偉，等.隨鉆聲波測井儀井下信號采集與處理系統設計[J].測井技術，2012，31（3）：19-22.

[8]王瑩.多極子陣列聲波測井儀多通道采集系統[J].測井技術，2013，37（3）：302-305.

[9]劉西恩，張偉，馬東，等.三維聲波測井儀近探頭高精度信號采集陣列設計[J].電子質量，2016（12）：25-31.

[10]王育博.三維聲波測井儀近探頭采集模塊設計[D].成都：電子科技大學，2016.

[11] ZUMBAHLEN H. Linear circuit design handbook[EB/OL]. （2008-04-12）[2018-03-19].http：www.analog.com/en/education/ education-library/linear-circuit-design-handbook.

[12] JUNG W. Op amp applications handbook[EB/OL]. （2005-05- 22）[2018-03-19]. http： www. analog. com/en/education/educa- tion-library/op-amp-applications-handbook.

[13]賽爾吉歐.弗朗哥.基于運算放大器和模擬集成電路的電路設計[M].榮攻，譯.3版.西安：西安交通大學出版社，2009，11-17.

（編輯：商丹丹）