低功耗芯片分析與研究

文/吳孟璇

硅制造領域的進步提供了設計大型復雜系統的能力，功率已經成為芯片設計中的一個重要參數。特別是芯片在移動設備中的廣泛應用，功耗挑戰日益突出，已成為制約芯片發展的關鍵問題。硅芯片技術一直迅速發展，據預測這種趨勢至少可以持續到2026年，器件的尺寸將減小到6nm，因此，硅芯片有很好的發展前景，將成為微電子技術的主流發展。隨著硅芯片技術進入納米級，芯片設計時，該領域不再是單一客觀考慮功耗所帶來的挑戰，芯片開發已成為一個的核心問題。一方面使用大多數便攜式電池供電設備，芯片的功耗決定了設備的時間，另一方面，系統芯片技術已經開發出來，所有組件都集成到單個芯片中，但是由于一些處理單元的功率傳遞熱量，導致芯片溫度升高，硅片故障，降低可靠性。功耗限制已成為微電子技術發展的主要制約因素。

1 功耗分析和系統級優化

理想靜態功耗電路為零，但實際上靜態功耗不是零，這是由于晶體管中存在關態漏電流。芯片的總功耗還涉及很多因素，如：工作頻率，電源電壓，轉換因子等，低功耗設計應該從上述因素入手，在芯片的設計中使用不同的策略消除或減少上述因素對功耗的影響，實現更好的低功耗效果。

系統級優化的基本思想是用最少元素或元素最小工作量來完成低能耗狀態任務，從而達到降低系統能耗的目的。

2 算法和結構級優化

算法級和結構級通過選擇合適的算法降低跳躍率，主要來自系統結構和編碼電路。并行結構是將數據路徑分解為完成兩個通道的工作，因此每條數據路徑的頻率是原來的一半，時間延遲為數據路徑加倍。電路線是采用插入寄存器的方法來減小組合路徑的長度，以提高電路的速度。數字系統中總線的基本特性是負載較大且線路較長，因此總線通常有較大的電容器，電容參數幾乎不可能改變。那么它是降低總線總線功耗的唯一方法，并且在完成相同功能的前提下降低總線上總線的有效頻率，唯一的辦法就是改變傳輸數據的編碼在公交車上。公共總線編碼形式有：二進制碼，格雷碼，總線反碼和二進制補碼。數據總線是隨機的，地址總線的地址向量較大，它們具有傳輸的特性，因此不同總線的算法不同。

3 器件結構分析

超低氧芯片實現應從多種器件結構和電路設計努力，傳統的MOSFET器件結構優化機制主要通過材料、器件結構優化技術等方面來降低器件的漏電流，或者在不改變器件特性的情況下確保漏電流改善，降低消耗比例。薄柵極氧化層厚度會使柵極隧道漏電流增大，從而增加功耗，使用金屬柵極技術在一定程度上增加了柵極的物理厚度，降低了漏電流。采用高遷移率的溝道材料可以有效地改善器件特性。另一方面，另一項研究指出超低功耗器件結構是利用超低電壓閾值器件，如：懸門柵場效應晶體管，利用超陡子閾值這一特性，在芯片的超低功耗具有非常廣闊的應用前景。

4 低功耗芯片設計

由于漏電流增大，靜態功耗已成為一個不容忽視的重要部分，靜態功耗降低電路是為了降低漏電流，這是主要的亞閾值漏電流，為了得到較低的器件功耗，閾值電壓應盡可能的大，但從電路運行速度的角度來看，希望閾值盡可能低。為了有效地解決功率和速度之間的矛盾，多閾值技術已經逐漸被廣泛使用。

減小芯片的特征尺寸，降低電路電源電壓，以有效保證器件和電路的速度，降低電源電壓同時降低閾值電壓，但會導致漏電流減小而噪音幅度會受到影響。基板調制技術和動態閾值器件確保器件工作在較低的閾值電壓，關斷閾值電壓很高，從而有效地解決了這種功率和速度，超低電壓工作電路具有良好的兼容性，在很多電路中都被應用。

超低工作電壓技術對降低功耗有一定的好處，如何獲得電流驅動能力來確保設計在低電源電壓情況下是個面臨的問題。自舉電路是在超低電壓增加電路速度的技術，此已被廣泛使用。電路工作時，從電源獲取能量，正常情況下這些能量只能使用一次，先前分析的動態閾值和超陡閾值等都是降低單個能量消耗的。為了充分利用能量獲取功率，需要采取措施引入循環，即能量回收技術。利用能量回收技術，電路采用交流電壓的時鐘來控制整個工作流程，交流電壓對節點電容進行儲能，從而實現能量回收，降低功耗。

5 結論

綜上所述，功耗芯片技術已經納入納米尺度，功率增長已逐漸成為制約芯片發展的主要問題。低功耗芯片的實現是一個系統工程，需要考慮優化器件，考慮系統和電路在功率和性能過程之間的平衡。本文對功耗分析和系統級優化、算法和結構級優化、器件結構分析、低功耗芯片設計等方面進行了研究。