八通道X波段射頻數(shù)字一體化接收機設計

(中國電子科技集團公司第三十八研究所， 安徽合肥 230088)

0 引言

有源相控陣雷達在波束掃描、系統(tǒng)損耗以及功率合成等方面具有優(yōu)勢，可以擴展機載雷達的功能，提高雷達性能，從而在機載平臺上的重要性日益提高[1]。機載平臺在載荷、空間、功耗等方面要求較高，但在很多傳統(tǒng)的雷達接收機設計方案中，射頻接收通道與ADC采集分為兩個模塊實現(xiàn)，利用射頻電纜互連，形式較為復雜，空間利用率有限。因此，接收機在高集成、低功耗、小型化等方面的改進是有必要的。

本文介紹了一種X波段八通道射頻數(shù)字采集一體化集成的設計方案。該設計屬于機載有源相控陣體制雷達中低功率射頻單元的一部分，可將有源天線子陣合成后的多通道窄帶回波射頻信號在一個基于標準ASAAC結構的插件內(nèi)部完成模擬變頻、數(shù)字解調(diào)、數(shù)據(jù)采集和融合處理。設計可將傳統(tǒng)方案中的射頻、低頻電纜簡化為板級印制線互聯(lián)，在降低損耗的同時極大地優(yōu)化了系統(tǒng)的集成性、重量和體積等性能，并提高了電路制造的可靠性。

1 電路設計實現(xiàn)

1.1 整體設計概述

八通道X波段窄帶射頻數(shù)字采集一體化模塊的主要功能是接收子陣合成后的回波射頻信號，經(jīng)過變頻、采集和解調(diào)之后形成多路窄帶I/Q信號，最大帶寬模式為80 MHz。其設計要點在于：

1) 解調(diào)體制設計選擇。考慮技術成熟性，解調(diào)體制采用模擬二次變頻加中頻數(shù)字采樣實現(xiàn)。為降低窗口選擇的難度、避免低次互調(diào)，設計時將X波段劃分為等頻寬的4個子帶進行全頻段覆蓋，同時每個子帶有一定帶寬的頻率重疊以保證濾波器相位特性。采用二次變頻將射頻信號混頻至中頻信號，進行ADC中頻采樣。其中一本振為X/Ku波段跳頻本振，二本振為S波段固定點頻本振。

2) 射頻、模擬、數(shù)字集成設計方案。八通道X波段射頻數(shù)字一體化模塊需要將射頻變頻接收鏈路、本振網(wǎng)絡和數(shù)字接收鏈路集合在同一個6U ASAAC尺寸的PCB載板內(nèi)部，其功能框圖如圖1所示。電路設計在實現(xiàn)方案、系統(tǒng)互聯(lián)、布局分配等問題上都面臨嚴峻的考驗。

圖1 射頻數(shù)字一體化設計功能框圖

考慮到降低射頻、數(shù)字電路互連的復雜度，提高集成性，采用如圖2的方案進行PCB設計。電路板右側上方為射頻電路部分，表層為射頻變頻放大通道，內(nèi)層嵌入本振功分網(wǎng)絡，采用CLTE-XT加工；模擬/數(shù)字部分(主要包括ADC、FPGA、電源等)設計為臺階形狀，并通過靠下的疊層向右邊射頻部分提供控制信號和電源。射頻通道至模擬/數(shù)字電路的八通道信號通過表層微帶線傳輸。

圖2 射頻/模擬/數(shù)字一體化設計互連情況

設計的主要考慮包括：

1) 合理規(guī)劃疊層、分割平面：保證每個信號層的獨立地回流平面，保證電源平面與地平面相鄰、降低電源平面阻抗。模擬和數(shù)字電源/地層合理分區(qū)，保證JESD204B鏈路信號回流完整的情況下弱化數(shù)字信號對模擬信號的干擾。

圖3 接收通道隔腔結構設計

2) 接收通道分腔設計。通過ASAAC結構設計8個接收通道的金屬腔，對通道前后級和通道之間進行隔離，如圖3所示。通道間金屬隔腔對應的PCB板位置裸露接地金屬表面，二者接觸部分安裝時加注導電膠，有效增強隔離度、降低互耦干擾。

1.2 功分網(wǎng)絡設計

很多早期的雷達系統(tǒng)中，多通道接收機的多路本振信號都需要由頻率源產(chǎn)生后首先傳輸給一個獨立的本振功分模塊，再由其功分輸出至各通道接收前端[2]。隨著系統(tǒng)集成度的要求逐漸提高，功分網(wǎng)絡的設計也需要進行改進。采用多層微帶板電路、利用帶狀線在介質(zhì)板內(nèi)部布線形成Wilkinson功分器是一種有效的優(yōu)化設計方案[3]。Wilkinson功分器的工作原理是在簡單功分器中引入隔離電阻，變?yōu)橛泻木W(wǎng)絡，從而保證信號鏈路的匹配和隔離度。

本設計中，二次變頻的本振信號分別為X/Ku波段變頻信號和S波段點頻信號。設計時，首先采用HFSS優(yōu)化仿真出S波段和X波段的1-2功分器以及本振網(wǎng)絡與變頻器管腳垂直過渡連接的模型(圖4(a)、(b)以X波段模型為例)。1-2功分器的電壓駐波比和網(wǎng)絡插損仿真結果如圖4(c)、(d)所示。

將上述單節(jié)功分器仿真的S參數(shù)導入至ADS軟件中，建立1-8功分器仿真模型并進行仿真和優(yōu)化，最終得到如圖5嵌入PCB內(nèi)層的S波段(左)和X波段(右)功分網(wǎng)絡帶狀線。

(a) X波段1-2功分器仿真模型

(b) X波段1-2功分器仿真(垂直過渡)

(c) 電壓駐波比仿真結果

(d) 網(wǎng)絡插損仿真結果圖4 功分網(wǎng)絡HFSS仿真模型及結果

圖5 本振功分網(wǎng)絡圖形

Wilkinson功分器的隔離電阻采用Ohmega-ply鎳合金材料薄膜式埋阻。設計時結合網(wǎng)絡仿真結果和材料方阻率，通過特殊的蝕刻工藝將鎳合金材料層上的銅箔清除，得到符合要求的埋阻圖形。

1.3 模擬接收設計

模擬鏈路設計包括二次變頻和濾波實現(xiàn)。考慮到通道數(shù)目靈活性和小體積高集成化需求，二次變頻采用基于3DSiP微系統(tǒng)集成方式的通用模塊設計。濾波功能由片外獨立器件完成。

X變頻接收模塊通過四選一開關濾波器實現(xiàn)4個子帶的選擇，通過跳頻本振將輸入頻率固定為一中頻頻率輸出，并帶有AGC數(shù)控功能。其內(nèi)部鏈路和實物圖片如圖6所示。

(a) X波段變頻接收內(nèi)部鏈路示意圖

(b) X波段變頻接收模塊內(nèi)部結構框圖

(c) X波段變頻接收模塊實物圖圖6 X波段變頻接收模塊內(nèi)部鏈路示意及實物圖

X變頻接收模塊內(nèi)部集成了部分芯片濾波器。考慮到帶外抑制指標要求，采用抑制度高的聲表濾波器實現(xiàn)一中頻濾波，其帶寬為100 MHz。聲表濾波器滿足帶外抑制≥40 dB@fc±110 MHz，插損≤3.5 dB，帶內(nèi)起伏≤2.0 dB。

S變頻接收模塊由固定的二本振頻率將輸入的一中頻變頻為確定頻率的輸出中頻。根據(jù)帶寬、增益和噪聲系數(shù)需求，得到如圖7(a)鏈路設計方案；功能示意圖和實物圖如圖7(b)、(c)所示。

(a) S波段變頻接收內(nèi)部鏈路示意圖

(b) S波段變頻接收模塊內(nèi)部結構框圖

(c) S波段變頻接收模塊實物圖圖7 S波段變頻接收模塊內(nèi)部鏈路示意及實物圖

二中頻輸出采用3D封裝、小體積高可靠性的LC濾波器濾波，可達到≥50 dB@fc±110 MHz的帶外抑制指標，并在插損、幅相起伏、一致性、駐波等方面都具有良好的性能，滿足鏈路設計需求。

1.4 數(shù)字接收電路設計

數(shù)字接收電路以FPGA為核心，控制ADC芯片實現(xiàn)八通道下變頻接收，并將基帶信號按照不同帶寬進行濾波處理、按照協(xié)議將回波數(shù)據(jù)打包傳輸。根據(jù)系統(tǒng)要求的中頻信號頻率以及帶寬要求，結合最佳采樣定理，采樣率可設置為320 Msps。ADC選擇ADI公司的四通道芯片AD9694。AD9694芯片可通過JESD204B接口與FPGA進行通信，由FPGA通過SPI接口進行工作模式配置。根據(jù)其典型參數(shù)，在滿刻度1.8Vp-p模式-3 dBFs輸入下，載頻610 MHz以下SFDR大于81 dBFs、SNR大于67 dBFs，符合系統(tǒng)需求。JESD204B接口subclass1類需要sysref信號進行同步，為保證兩片ADC在每次上電時滿足各通道采樣點同步，需對FPGA扇出的sysref信號進行處理，設計并約束路徑等長，確保采樣時鐘沿對sysref信號足夠的建立和保持時間[4]。

由于系統(tǒng)應用要求信號帶寬具有5種模式，需根據(jù)不同帶寬進行濾波處理。FPGA選型主要基于高速接口資源(包括用于光纖通信的5 Gbps接口以及ADC 6.4 Gbps速率的JESD204B接口)和內(nèi)部級聯(lián)濾波器消耗的資源，最終確定為XC7K325T-2系列芯片。

電源系統(tǒng)的處理為采集電路的關鍵因素，對電路的指標有決定性作用。電源系統(tǒng)采用DC/DC與LDO相結合、分布式逐級穩(wěn)壓輸出產(chǎn)生，并在考慮效率、熱耗的條件下預留充足裕量，滿足數(shù)字電路大電流、模擬電路低紋波、無開關頻率雜散的需求。

根據(jù)上述電路設計思路，電路板實物裝配圖如圖8所示。

圖8 電路板實物裝配圖

2 數(shù)字下變頻濾波實現(xiàn)

FPGA邏輯功能包含射頻前端控制、外部芯片配置控制以及數(shù)據(jù)濾波處理和傳輸。其中，采集功能的核心部分是多通道多帶寬多速率抽取濾波設計。

根據(jù)設計需求，可利用AD9694內(nèi)置的fs/4IF DDC模式進行下變頻至基帶I/Q信號。在320 Msps采樣率下，ADC輸出等效為I和Q分別為160 Msps采樣。該工作模式下調(diào)用了ADC內(nèi)部的半帶濾波器抑制帶外干擾并進行混頻增益補償[5]。下變頻后的I/Q數(shù)據(jù)通過JESD204B接口送至FPGA，通過系統(tǒng)需求的不同帶寬決定級聯(lián)抽取方式[6]。每級抽取對應的濾波器系數(shù)通過Matlab仿真得到，濾波器調(diào)用Xilinx K7系列內(nèi)部的ip core實現(xiàn)。其功能框圖如圖9所示。

圖9 DDC及多速率濾波方案

級聯(lián)濾波器仿真結果示例如圖10所示。

進行RTL級代碼實現(xiàn)后，編寫testbench將理想的點頻和線性調(diào)頻采樣數(shù)據(jù)作為多速率濾波器功能模塊的輸入，得到各級濾波器輸出的RTL仿真結果并導入到Matlab中分析，可同時驗證所設計濾波器的性能和代碼實現(xiàn)正確性。

(a) 80 MHz帶寬級聯(lián)濾波器仿真

(b) 2.5 MHz帶寬級聯(lián)濾波器仿真圖10 80 MHz和2.5 MHz帶寬級聯(lián)濾波器仿真結果

3 測試結果

一體化接收機的測試由信號源提供覆蓋X波段范圍內(nèi)的待測點頻信號。測試系統(tǒng)中采用一個頻率產(chǎn)生模塊產(chǎn)生電路板所需的系統(tǒng)時鐘、采集時鐘和本振信號，并保證各時鐘同源。

在2.5 MHz帶寬下測量通道的瞬時動態(tài)范圍結果如圖11、圖12所示，滿足瞬時動態(tài)范圍好于68 dB。

圖11 單通道SNR測試結果

圖12 多通道全頻段范圍內(nèi)SNR結果

單通道在覆蓋X波段范圍內(nèi)的幅度起伏如圖13所示，在全段范圍幅度起伏小于3.5 dB。

圖13 單通道全頻段范圍內(nèi)幅度起伏

某通道與其臨近的兩通道在覆蓋X波段范圍內(nèi)的隔離度如圖14所示，全段好于35 dB。

圖14 某通道隔離度測試結果

4 結束語

本文給出了一種機載有源相控陣雷達體制中X波段八通道射頻數(shù)字一體化集成的設計方案，包括其實現(xiàn)體制和架構、硬件方案設計仿真、DDC及多通道濾波處理設計實現(xiàn)，并給出了實測結果。該設計已應用于多個機載有源相控陣雷達平臺，且其實現(xiàn)方式對射頻數(shù)字一體化設計具有重要的借鑒意義。