基于FPGA的IFF-MSK調制系統設計

龍艷紅，江傳民

(1.中國電子科技集團公司第五十四研究所，河北 石家莊 050081；2.東南大學 信息科學與工程學院，江蘇 南京 210096)

0 引言

現代信息化戰爭中，接收系統會一直受到敵方信號的強烈干擾。傳統的作戰平臺會一直受到嚴峻的電磁環境考驗，錯綜復雜的敵我雙方目標可能會覆蓋方圓幾百至幾千千米，因此，如何實現快速有效的敵我識別(Identification Friend or Foe，IFF)和數據傳輸是現代戰爭中需要重視和亟待解決的問題[1]。

IFF最早起源于英國，并于1939年研制出第一部IFF系統Mark Ⅰ型，并陸續研制出Mark Ⅱ，Mark Ⅲ，Mark Ⅴ等型號的IFF系統并在實際中使用。二戰之后，美國在Mark Ⅴ的基礎上研制出Mark Ⅹ型IFF系統，提出了M1，M2，M3，MC的工作模式。20世紀末，北約提出了一種新的IFF Mode5模式標準，采用RS編碼、擴頻技術、數據加密技術和MSK數字調制解調技術。中國對IFF的研究起步較晚，2007年西南電子研究所黃成芳對Mark Ⅻ Mode 5的原理進行了詳細介紹和分析[2]；空軍航空大學的邱宏坤在2011年分析了Mode 5中使用的關鍵技術并使用Matlab進行了仿真分析[3]；2015年電子科技大學歐陽超對協作方M5系統基帶信號處理算法進行了實現，同時對非協作方M5信號做了截獲處理[4]。

本文通過對傳統IFF系統中IFF應答部分功能的進一步研究，針對在對地、對海的IFF通信系統中出現的多徑效應，發射端信號選用合適的擴頻碼進行擴頻編碼，選用自相關性能優良的擴頻碼序列可以有效抵抗多徑效應，從而增強信號的抗干擾能力[5]。同時，在接收端利用多通道并行處理信號，創新性地提出了將原本的解調部分轉化為接收信號直接與預置信號進行相關性檢測，通過是否達到判決門限來分辨敵我目標，并使用高性能的現場可編程門陣列(Field Programmable Gate Array，FPGA)實現系統，大大縮短了IFF的應答時間。

1 IFF-MSK系統原理和結構

考慮到IFF系統需要高穩定性和高可靠性，且鑒于目前IFF系統均采用二進制最小頻移鍵控(Minimum Shift Keying，MSK)調制方式，本文仍繼續采用MSK調制。FPGA作為專用集成電路(Application Specific Integrated Circuit，ASIC )領域中的一種半定制電路而出現，既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。FPGA的開發相對于傳統單片機、PC的開發有很大不同，它以并行運算為主，用硬件描述語言來實現，與PC機的操作命令順序有很大區別，實現了FPGA運算速度更快、功耗更低的特點[6]，本文利用FPGA的固有特點，在接收端使用多通道并行運算，可以同時完成相關運算，達到利用資源換速度、利用空間換時間的目的。后續仿真實驗表明，該系統能快速有效地分辨出敵我信號，具有較高的可靠性和穩定性。

1.1 MSK調制解調原理

MSK信號可以看成調頻指數為0.5的連續相位頻移鍵控(Continuous Phase Frequency Shift Keying，CPFSK)，其與普通2FSK信號的差別在于選擇的2個傳信頻率在一個碼元期間相位積累嚴格地相差180°[7-8]。MSK信號具有恒定的包絡，不受信道非線性的影響，且具有相位連續、功率譜的旁瓣衰減較快等優點[9-10]。

MSK信號表達式如下：

假設擴頻碼為ak(ak=±1，k=1，2，3，…)，則MSK調制信號可以表示為：

sk(t)=Ik(t)+Qk(t)，

(1)

其中，Q路信號為：

(2)

I路信號為：

(3)

式中，Ts為每個碼的持續時間；fc為載波頻率；φk為每個碼對應的相位，即：

(4)

那么，cosφk便可以表示為：

(5)

MSK解調與FSK解調一樣，可以分為相干解調和非相干解調2類。常見的相干解調有平方環提取載波法，通過利用MSK調制信號I，Q兩路信號相互正交的特點提取載波來完成相干解調，此解調方法對載波同步的要求很高，且運算復雜時延很高，不適用于瞬息萬變的戰場[11-12]；而常見的非相干解調有延遲差分解調法，包括一比特差分延遲解調法和二比特差分延遲解調法[6]，這些方法電路簡單，速度較相干解調大為加快，但是在信噪比較低的時候誤碼率較高[9，13]。

本文考慮到在IFF系統背景下，如何更進一步地提高系統的抗干擾性能，并在非相干解調的基礎上更進一步地提高IFF的速度，具體做法如下：

① 在系統發射端增加擴頻碼調制，并預設N組擴頻碼，每組擴頻碼對應傳輸簡單的信息，選擇擴頻碼組并進行MSK調制；

② 在系統接收端采用多通道并行處理的方式，每一個通道都預存不同偽隨機碼組擴頻之后MSK調制的波形數據，同時發射端的信號輸入至多通道中進行相關處理，通過比較相關波峰的大小，來判決發射端的擴頻碼碼組，從而完成IFF和信息傳遞。

1.2 IFF-MSK系統結構

IFF系統發射端采用MSK調制產生擴頻信號，擴頻碼長為10，碼速率為1 MHz，采用10 MHz中頻載波。IFF系統發射端系統框圖如圖1所示。

圖1 IFF-MSK發射端系統框圖

IFF系統接收端采用多通道，實現并行非相干信號處理，每個通道對應一組預選擴頻碼，從每個通道輸出的相關系數大小，判斷IFF發射擴頻碼，從而實現敵我目標的識別。IFF系統接收端系統框圖如圖2所示。

圖2 IFF-MSK接收端系統框圖

2 系統關鍵技術

2.1 發射端

發射端在常規的MSK調制之前加入偽隨機碼組，選擇一個偽隨機碼進行MSK調制。根據MSK調制原理，發射端原理如圖3所示。

圖3 MSK發射端原理

使用Vivado進行時序仿真，發射端整體的仿真波形如圖4所示。圖中I，Q路信號相互正交，在一個碼元周期內嚴格相差180°。

圖4 時序仿真中發射端輸出波形

2.2 接收端

考慮到設計是為了在IFF系統中快速分辨敵我雙方，相干解調和非相干解調都不能完美地滿足設計要求。本文設計直接在接收端預置發射端的10組偽隨機碼碼組調制數據，信號進入接收端后同時與該10組偽隨機碼儲存在本地的MSK波形數據做相關性檢測，通過判決門限來判斷是否為我方信號。

接收端的整體原理框圖如圖5所示。

2.2.1 信號相關模塊

信號相關模塊是本文設計的關鍵模塊，在FPGA開發板中，本地參考信號先存入ROM中，發射信號輸入到接收端后先存入寄存器中，此時調用本地參考信號按序相乘，并將每次的相乘結果輸入至累加器中，最后對累加結果做平方消除負值影響。由于平方后數值較大，超出FPGA開發板的寄存器位數限制，為達到快速輸出的目的，截取數值前若干位輸入至后置寄存器中。若輸入信號與本地參考信號是強相關信號，則會產生數值很大的波峰，設定合適的判決門限就能分辨出發射信號是哪一路信號。FPGA相關信號模塊設計的原理框圖如圖6所示。此處僅畫出I路信號做相關運算的原理過程，將I，Q路各自平方后求和并輸入判決門限判決輸出。

圖6 I路相關模塊原理框圖

2.2.2 信號相關模塊仿真

輸入信號進入相關模塊后輸出的仿真波形如圖7、圖8和圖9所示。設輸入信號的偽隨機擴頻碼為1001000000。

圖7 本地擴頻碼為1001000000

圖8 本地擴頻碼0101010100

圖9 本地擴頻碼1001000101

每個通道都由不同的擴頻碼產生MSK波形。圖7是相同的擴頻碼進行相關后產生的波形，其波峰的最大值明顯高于其他2個通道產生的波峰最大值，所以接收端可以準確分辨出發射端發射的是哪一組擴頻碼碼組，如果所有通道的相關波峰峰值均未達到要求，則該信號被判定為敵方信號。

3 FPGA板級測試

本文設計使用的開發板為Xilinx公司ZYNQ系列的ZC706。由于一塊ZC706資源有限，不能滿足多通道同時進行相關識別，故一塊FPGA開發板僅進行單通道的相關檢測，后續可以使用多塊FPGA開發板多通道并行工作。調試僅驗證單通道解調的正確性。

測試先從接收端本地產生一個與輸入信號相同的MSK波形，將輸入信號與本地的相關信號送入相關檢測模塊，通過Vivado綜合、實現，生成比特流，將比特流文件下載到FPGA開發板上后通過Debug采集開發板上的輸出信號，最后實驗表明能成功識別相關波峰，如圖10所示。

圖10 Debug中采集到的相關波峰

該FPGA開發板綜合后資源的使用率較高，綜合之后單通道SLice Registers(寄存器)已經使用了31%，接收端的Slice LUTs(查找表)已經使用了49%，故單塊ZC706無法完成多通道同時解調。

4 結束語

通過分析IFF-MSK系統的應用場景，針對IFF應答部分提出了在接收端直接做相關處理，從而可以快速實現IFF應答。同時，采用并行運算性能出色的FPGA工具實現算法。實驗表明，設計的IFF-MSK系統應答時間較短，直觀性好，參數靈活可變，具有較好的實用價值。另外，由于本文設計的系統占用的資源過多，具有進一步優化的空間，同時因為缺少其他方式實現IFF-MSK算法的時間對比，沒有做定性分析，在后續的工作和研究中均可以進一步改進和深入。