邏輯內(nèi)建自測試雙重過濾測試點選取策略

董承梁， 張金藝， 卿 培

(1.上海大學(xué)微電子研究與開發(fā)中心，上海 200444；2.上海大學(xué)特種光纖與光接入網(wǎng)重點實驗室，上海 200444；3. 上海三思電子工程有限公司 軟件研發(fā)中心，上海 201199)

隨著集成電路工藝的不斷發(fā)展，集成電路特征尺寸日益縮小。三星和臺積電7 nm 工藝已于2018 年正式量產(chǎn)[1]，而伴隨著芯片集成度的不斷上升，電路復(fù)雜度不斷提高，對芯片測試提出了新的要求與挑戰(zhàn)。邏輯內(nèi)建自測試(logic built-in self-test，LBIST)由于其可脫離自動測試設(shè)備(automatic test equipment，ATE)測試的特性，在微處理器、微控制器等超大規(guī)模集成電路芯片領(lǐng)域被廣泛應(yīng)用[2]。也正由于脫離ATE 設(shè)備，LBIST 需要使用偽隨機(jī)向量生成器作為測試圖形的輸入，致使故障覆蓋率不如傳統(tǒng)掃描設(shè)計。為提升這一指標(biāo)，測試點插入(test point insertion，TPI)技術(shù)[3-4]因其易控制、易修改等優(yōu)點而被廣泛使用，成為LBIST 方案的重要技術(shù)之一。然而，因“故障覆蓋率優(yōu)先”這一準(zhǔn)則，部分測試點會占用較大的測試面積開銷，而故障覆蓋率提升有限[5]。隨著集成電路規(guī)模越來越大，由于測試點所帶來的額外測試面積開銷越發(fā)不可控和不可接受[6-7]，為此，尋求一種LBIST 測試點選取策略以保障高故障覆蓋率的同時，降低測試面積開銷，成為當(dāng)前研究的熱點。

2016 年，Acero 等[8]發(fā)現(xiàn)測試電路內(nèi)部信號之間存在橫向沖突競爭，并據(jù)此提出“依照信號沖突程度”插入測試點，使得原本存在沖突競爭的信號可在同一時刻進(jìn)行測試，該策略從提高單測試點故障覆蓋率著手，一定程度提高了測試點效率，但未進(jìn)一步考慮由于測試點位置的不同，將帶來不同的測試面積開銷，尤其當(dāng)測試點位于關(guān)鍵路徑時，可能會導(dǎo)致整個電路結(jié)構(gòu)的改變。2016 年，He 等[9]提出以插入單個測試點所帶來的故障覆蓋率提升與測試面積開銷增比為依據(jù)，構(gòu)建測試點選取策略，完成TPI 工作，該方法對節(jié)省測試面積開銷起到一定作用，不過由于計算的是單測試點，而測試點故障覆蓋存在重合，即對于故障覆蓋率提升的計算不精確。因此，Moghaddam 等[10]認(rèn)為，應(yīng)當(dāng)構(gòu)建全局性測試點選取策略，進(jìn)一步考慮測試點間的相互影響，并于2017 年提出動態(tài)刷新策略，每次插入一測試點后，更新所有測試點在新電路下的故障覆蓋率和測試面積開銷，重新排序選取。該策略突破性地考慮了測試點間故障覆蓋重合等的問題，使得測試點效率進(jìn)一步提升。但由于每次都需重新計算，使得該策略需要大量的運(yùn)算時間，并認(rèn)為該方法目前無法應(yīng)用于超大規(guī)模集成電路。同時，重新排序后的當(dāng)前最優(yōu)解，不一定是組合最優(yōu)解，即存在其他測試點組合使得全局故障覆蓋率/測試面積開銷最大[11]。

綜上所述，本工作將對現(xiàn)有測試點選取策略缺陷做進(jìn)一步分析，得出制約提升故障覆蓋率、降低測試面積開銷的原因。其次，根據(jù)分析結(jié)果，構(gòu)建雙重過濾測試點選取策略，該策略通過預(yù)過濾獲得單個高故障覆蓋率/低面積開銷測試點集合，從而保障了整體測試點的質(zhì)量，再通過全局測試點濾取，移除測試點間故障覆蓋相互重合的影響，將不必要的測試點濾除，使得測試面積開銷降至最低，最終完成滿足邊界條件(最低故障覆蓋率或最大測試面積開銷)的測試點選取工作，使得故障覆蓋率/測試面積開銷結(jié)果最優(yōu)。

1 選取策略缺陷分析

1.1 單一測試點低效原因分析

單一測試點低效表現(xiàn)為故障覆蓋率提升有限，而測試面積開銷過大，其主要由測試點故障覆蓋率低所導(dǎo)致。故障覆蓋率低意味需要更多測試點才能滿足故障覆蓋率的要求，使得測試面積開銷過大的測試點也被選用。因此，提高單一故障覆蓋率將有助于提升故障覆蓋率，降低測試面積開銷。

導(dǎo)致LBIST 測試點故障覆蓋率不足的原因主要是橫向沖突競爭[12]與縱向故障傳播阻抗[13]。橫向沖突競爭指傳播兩種不同的故障時，由于同一點的高低電平要求不同，所導(dǎo)致的故障覆蓋數(shù)目減少和測試圖形數(shù)量增加。如圖1 所示的橫向沖突競爭，當(dāng)傳播故障C1時，S1與S2將發(fā)生沖突。從邏輯錐傳播故障C1通過與門G1時，要求S1必須設(shè)置為1。同時，從錐體傳播故障C2，輸入或門G2的S2必須為0，從而導(dǎo)致電路橫向沖突競爭。顯然，由于橫向沖突的存在，故障C1和C2不能被相同的測試圖形檢測到，這就導(dǎo)致了該邏輯錐內(nèi)的測試圖形數(shù)量翻倍。通過在S1處插入一額外的或門即可實現(xiàn)提高故障覆蓋率和減少測試圖形數(shù)量目的。

圖1 橫向沖突競爭示例Fig.1 Example of horizontal conflict competition

縱向故障傳播阻抗是指隨著電路縱向深度的增加，節(jié)點為1/0 的概率不再是50%，導(dǎo)致某些故障無法被傳播至特定節(jié)點處。如圖2 所示的縱向故障傳播阻抗中，故障C1傳播至D1的概率為1/8。故障C1需要傳播至D1處，路徑上有G1、G2、G3共3 個與門，假設(shè)3 個與門的另一輸入S1、S2、S3為1 的概率均為50%，則故障至D1處的概率僅為1/8，而解決方法只需在C1處插入一觀測點，或在D1處插入一受C1控制的控制點即可。

圖2 縱向故障傳播阻抗示例Fig.2 Example of longitudinal fault propagation resistance

1.2 全局測試點相互影響分析

在選取測試點的過程中，常以故障覆蓋率提升/測試面積開銷為標(biāo)準(zhǔn)，衡量測試點價值。在集成電路規(guī)模較小時，該衡量標(biāo)準(zhǔn)適用性較好，而當(dāng)集成電路較大時，則引發(fā)了新的問題。測試點間存在故障覆蓋相互重合問題，該問題使得故障覆蓋率沒有實際提升，卻徒增測試面積開銷，而如今集成電路千萬門級的規(guī)模決定了不可能對每個測試點單獨進(jìn)行測試，因此如何移除測試點間故障覆蓋相互重合影響成為研究難點之一。

既然不可能將所有測試點一一插入，進(jìn)行組合分析，本工作提出將測試點移除來確定其故障覆蓋率的影響，在測試點全部插入電路中后，每次移除一個測試點，計算移除后總體故障覆蓋率的降低量，即該測試點對于電路的實際故障覆蓋率貢獻(xiàn)，而重復(fù)部分不計入該測試點貢獻(xiàn)，同時考慮測試面積開銷的影響，得到該測試點的真實貢獻(xiàn)值為

式中：R表示真實貢獻(xiàn)值；Fa代表所有測試點貢獻(xiàn)的總故障覆蓋率；Fs代表移除該測試點后的故障覆蓋率貢獻(xiàn)；Ao表示該測試點所引入的測試面積開銷，該數(shù)值在測試點插入過程中由軟件自動生成。當(dāng)測試點的實際故障覆蓋率越高時，面積開銷越小，則該測試點真實貢獻(xiàn)值越高。全局測試點濾取算法將參考真實貢獻(xiàn)值對測試點進(jìn)行濾取。

2 雙重過濾測試點選取策略構(gòu)建

單測試點預(yù)過濾通過緩解縱向故障傳播阻抗與橫向沖突競爭，獲得高故障覆蓋率/低測試面積開銷的測試點集，以保證TPI 整體質(zhì)量。因所得測試點存在故障覆蓋相互重合的問題，全局測試點濾取算法將進(jìn)一步濾除故障覆蓋相互重合較高的測試點，在保障整體故障覆蓋率的前提下，進(jìn)一步降低了測試面積開銷。

2.1 單測試點預(yù)過濾

縱向故障傳播阻抗可描述為由于該點插入測試點后，使得可縱向傳播的故障增加數(shù)目。根據(jù)上述描述，定義bx為節(jié)點x是0 時，其后可以傳播故障的故障數(shù)目，

Bx為節(jié)點x是1 時，其后可以傳播故障的故障數(shù)目，

值得注意的是，bx和Bx具有相互對立的意義，bx也可以被理解為當(dāng)x為1 時，被阻礙傳播的故障數(shù)目，同時Bx也可以理解為當(dāng)x為0 時，被阻礙傳播的故障數(shù)目。由于前一級的故障傳播的阻塞會影響下一級的故障傳播，因此前一級的bx和Bx需要包含次一級的值，并且遞歸。

進(jìn)一步考慮橫向沖突競爭。橫向沖突競爭是由于為了將故障傳播至當(dāng)前節(jié)點，與其他節(jié)點發(fā)生了競爭關(guān)系，如果競爭關(guān)系越激烈(要求電平分別為高或低的故障數(shù)目越接近)，則該點插入測試點以緩和競爭的意義越大，提高故障覆蓋的效果越明顯。因此，定義fx為由于故障傳播，使得節(jié)點x必須為0 的前級故障數(shù)目；Fx為由于故障傳播，使得節(jié)點x必須為1 的前級故障數(shù)目。以圖3 為例，求解fx和Fx。

當(dāng)x0為1 時，要求v2、v1、w2、w1同時等于1，而v1、w2為1 時，使得故障C1和C2得以通過與門G1、G3進(jìn)行傳播。假設(shè)v0和w0為初始輸入，由于G2是與門，受0 控制，因此可得到Fx0=Fv2+Fw1= 2。與之相對應(yīng)，為使x0= 0，僅需v2、w1一者為1，因此，fx0=max{fv2，fw1}=0。

圖3 Fx 及fx 定義Fig.3 Definition of F x and f x

綜合考慮橫向沖突競爭和縱向故障傳播阻抗，由于其定義均建立在新增故障可傳播數(shù)的統(tǒng)計基礎(chǔ)上，并且是線性表達(dá)式，因此可得到統(tǒng)一度量值Cx，以表征在某點插入測試點后，對于故障覆蓋數(shù)目增加的評估。由于在插入測試點前，測試圖形的生成優(yōu)先考慮故障覆蓋率更高的max{Bx+Fx，bx+fx}，因此插入測試點后，所提升的故障覆蓋數(shù)目為

上述算法對測試點所帶來的故障覆蓋數(shù)目增加進(jìn)行了評估，但芯片測試過程中不僅需要保障故障覆蓋率，同時也需要考慮測試所帶來的額外面積開銷。因此完成對故障數(shù)目覆蓋評估后，需進(jìn)一步測算測試點所帶來的面積增長Aoverhead，計算所有測試點Cx/Aoverhead的比值大小，從大到小排序，預(yù)選取預(yù)計測試點總數(shù)的150% (該數(shù)值可調(diào)，數(shù)值越大，結(jié)果越優(yōu)，但計算時間成指數(shù)增長)，完成預(yù)過濾工作。

2.2 全局測試點濾取

通過單測試點預(yù)過濾，已獲得潛在可用測試點集，在此基礎(chǔ)上，需進(jìn)一步通過全局測試點濾取算法，濾除故障覆蓋重合較高的測試點。全局測試點濾取算法偽代碼如圖4 所示，該算法通過在待測電路中插入所有預(yù)過濾后的測試點，并每次移除單個測試點，計算移除前與移除后的故障覆蓋率差值，得到該測試點的實際故障覆蓋率，即排除了其他測試點對該測試點的影響，進(jìn)一步計算真實貢獻(xiàn)值R，依據(jù)大小排序，選取真實貢獻(xiàn)值R較高的測試點，直至滿足邊界條件。而為了保障故障覆蓋率，故障覆蓋重合較小的測試點也有可能被選中，因此故障重合部分的故障覆蓋率并不會消失，而是也會對總故障覆蓋率做貢獻(xiàn)。

經(jīng)過單測試點預(yù)過濾與全局測試點濾取雙重過濾后，在保證了測試點本身高故障覆蓋率/低測試面積開銷的同時，也移除了因測試點故障覆蓋相互重合所導(dǎo)致的額外測試面積開銷。整個雙重過濾測試點選取策略流程如圖5 所示。首先，通過計算統(tǒng)一度量Cx和測試面積開銷預(yù)選取一定數(shù)目的測試點；其次，通過全局測試點濾取算法，計算真實貢獻(xiàn)值、濾除測試點間相互影響；最終，得到滿足邊界條件的TPI 方案。

圖4 全局測試點濾取Fig.4 Global test point filtering

圖5 雙重過濾測試點選取策略流程圖Fig.5 Selection strategy flow chart of double filtration test point

3 驗證體系構(gòu)建與結(jié)果分析

3.1 驗證體系構(gòu)建

為驗證LBIST 雙重過濾測試點選取策略的效果，本工作將基于TSMC CMOS 90 nm 工藝庫，使用Mentor 公司Tessent LogicBIST 軟件，以標(biāo)準(zhǔn)測試電路ISCAS’89、ITC’99 和自主研發(fā)的稀疏矩陣乘法加速器(sparse matrix-multiply-vector accelerator, SMVA)為驗證對象，捕獲故障覆蓋率與測試面積開銷指標(biāo)進(jìn)行對照實驗，其中ISCAS’89 和ITC’99 皆為國際標(biāo)準(zhǔn)測試電路，是具有典型特征并涵蓋多個工業(yè)應(yīng)用的一組電路，同時也是國際上通用的測試基準(zhǔn)電路。SMVA 為本工作實際應(yīng)用之一，其針對稀疏矩陣存在大量零元素這一特性，通過大量復(fù)用自主設(shè)計的運(yùn)算單元，實現(xiàn)大規(guī)模、高效率的浮點數(shù)乘法運(yùn)算。上述電路的規(guī)模和I/O等信息如表1 所示，同時為做橫向比較，選擇目前較新穎的緊湊型單元感知測試點(compact cell-aware test points, CCA)[8]和有效測試點插入(efficient test point insertion, ETPI)[15]策略進(jìn)行對照試驗。

表1 待測試電路規(guī)模及信息Table 1 Circuit under test size and information

3.2 實驗結(jié)果分析

為驗證單測試點預(yù)過濾和策略整體對于降低測試面積開銷的效果，分別在不執(zhí)行和執(zhí)行全局測試點濾取的條件下，對測試面積開銷進(jìn)行比對實驗，并指定故障覆蓋率需達(dá)到95%。實驗結(jié)果如圖6 所示。

圖6 95%故障覆蓋率下的測試面積開銷Fig.6 Test area overhead with 95% fault coverage

實驗結(jié)果表明，單測試點預(yù)過濾對比ETPI 和CCA 仍具有優(yōu)勢。相較于CCA 策略，由于考慮了縱向故障傳播阻抗與橫向沖突競爭，以更少更高效的測試點達(dá)到了相同的故障覆蓋率，從而節(jié)約了測試面積開銷。而ETPI 策略中，由于使用商業(yè)化軟件生產(chǎn)的初始測試點，其測試點并非全局最優(yōu)解，使得后續(xù)框架對于測試面積開銷的節(jié)省有限。而雙重過濾更是在單測試點預(yù)過濾的前提下進(jìn)一步降低了測試面積開銷。

為驗證本策略整體對于故障覆蓋率提升效果，在相同測試面積開銷下，對故障覆蓋率進(jìn)行比較，分別擬定在測試面積開銷為5%、10%、15%下進(jìn)行比對，結(jié)果如表2 所示。

表2 指定測試面積開銷下的故障覆蓋率Table 2 Fault coverage with specified area overhead %

對于電路規(guī)模較小的s1423 和s9234，其原本的故障覆蓋率就處在一個較高值，3 種方法皆可在一定面積開銷下達(dá)到近乎100% 的故障覆蓋率；而對于初始故障覆蓋率較低的b22、b18、b19、SMVA 這4 個電路，CCA 策略即使在15%的測試面積開銷下，其故障覆蓋率也僅在90%上下。ETPI 策略具有一定傾向性，對于b19 這類由多個相同模塊組成，互聯(lián)關(guān)系較強(qiáng)的電路，其可達(dá)到的故障覆蓋率有限。本工作所提出的方法由于考慮了測試點間相互影響等因素，故障覆蓋評估更精準(zhǔn)，因此其效率更高，在不同電路結(jié)構(gòu)下均可保證足夠的故障覆蓋率，排除s1324 與s9234 后，在15%的測試面積開銷下，平均故障覆蓋率為95.55%，相較于CCA 的91.30%與ETPI 的92.58%，故障覆蓋率有明顯提高。由此可見，本工作提出的測試點選取策略無論在同測試面積下提升故障覆蓋率，還是在同故障覆蓋率下節(jié)省測試面積開銷，均有上乘表現(xiàn)。

4 結(jié)束語

本工作針對傳統(tǒng)TPI技術(shù)故障覆蓋率不足，以及測試面積開銷過大的問題，提出了一種應(yīng)用于LBIST 的雙重過濾測試點選取策略。本策略預(yù)過濾高故障覆蓋率/低面積開銷測試點，并通過全局測試點濾取算法，移除測試點間故障覆蓋相互重合的影響，最終完成TPI 工作。實驗表明，本策略在國際標(biāo)準(zhǔn)測試電路ISCAS’89 和ITC’99 以及自主研發(fā)的SMVM 中均取得良好效果。雙重過濾測試點選取策略不僅通過提升故障覆蓋率保障了LBIST 的高可靠性與安全性，而且因移除了測試點間故障覆蓋重合，降低了測試面積開銷，減小了測試成本，因此本策略具有較強(qiáng)的實際應(yīng)用價值。