關于74LS90計數器的Multisim仿真分析

張學文，司佑全

(湖北師范大學 物理與電子科學學院，湖北 黃石 435002)

0 前言

計數器是最常用的時序電路之一，它不僅可用于對脈沖進行計數，還可用于實現分頻、定時、產生節拍脈沖以及其它時序信號[1]。常見的集成計數器為二進制和十進制計數器。在非二進制計數器中，最常用的是二-十進制計數器，74LS90是異步二-十進制計數器，利用其清零端或預置數端，外加適當的門電路就可以組成任意進制計數器。

本文用Multisim9對中規模集成芯片74LS90通過適當連接構成7進制計數器和15進制計數器進行仿真。

1 74LS90管腳及功能介紹

常用集成計數器分為二進制計數器(含同步、異步、加減和可逆)和非二進制計數器(含同步、異步、加減和可逆)，74LS90計數器是一種中規模二-五-十進制異步計數器，管腳圖如圖1所示。

圖1 74LS90管腳圖

74LS90是異步二-五-十進制加法計數器，它既可以作二進制加法計數器，又可以作五進制和十進制加法計數器。通過不同的連接方式，74LS90可以實現四種不同的邏輯功能，而且還可借助R0(1)、R0(2)對計數器清零，借助S9(1)、S9(2)將計數器置9。其具體功能詳述如下：

1)計數脈沖從CPA輸入，QA作為輸出端，為二進制計數器。

2)計數脈沖從CPB輸入，QDQCQB作為輸出端，為異步五進制加法計數器。(QD作為輸出時，是十分頻電路，占空比為20%，QC作為輸出時，也是十分頻電路，占空比為40%)

3)若將CPB和QA相連，計數脈沖由CPA輸入，QD、QC、QB、QA作為輸出端，則構成異步8421碼十進制加法計數器。

4)若將CPA與QD相連，計數脈沖由CPB輸入，QA、QD、QC、QB作為輸出端，則構成異步5421碼十進制加法計數器[2]。(QA作為輸出時，是十分頻電路，占空比為50%)

5)清零、置9功能。

a)異步清零

當R0(1)、R0(2)均為“1”；S9(1)、S9(2)中有“0”時，實現異步清零功能，即QDQCQBQA=0000.

b)置9功能

當S9(1)、S9(2)均為“1”；R0(1)、R0(2)中有“0”時，實現置9功能，即QDQCQBQA=1001.

應用N進制的集成計數器可以實現任意模值M(MN時，可以用多片級聯外加譯碼電路來構成。

2 構成比模10小的7進制計數器

2.1 CPA端接輸入脈沖信號

2.1.1 7進制計數器(清零法)

1)從0開始計數

輸入端接入10Hz的時鐘脈沖，輸出端接入LED，通過觀察LED燈亮暗的狀態來觀察實驗的現象。輸入端接入1kHz的時鐘脈沖，輸出接入四蹤示波器觀察輸出端的時序波形。如圖2所示。

(a)電路圖

(b)時序圖(從上至下依次為QAQBQCQD)

CPA端輸入脈沖信號，CPB接QA端，2×5進制計數器，8421BCD碼的10進制計數器，再用脈沖反饋法，令R0(1)=R0(2)=QCQBQA實現。第N(7)個CP脈沖后,由輸出端的“1”去控制清零端。當計數器出現0111狀態時，計數器迅速復位到0000狀態，然后又開始從0000狀態計數，從而實現0000～0110七進制計數。利用清零功能將0111、1000、1001這3個狀態去掉。當QDQCQBQA=0111時，迅速復位到0000，然后又開始從0000狀態計數。0111狀態出現的時間極短，通常只有10ns左右，并不能看到。因而我們認為該電路是一個實現從0000-0110的七進制計數器[3]。由圖2(b)可見，反饋清零法組成7進制計數器有一個瞬態。

74LS90十進制計數器組成的7進制計數器, 用Multisim9仿真時出現了開機亂碼現象, 電路在開始運行時，產生隨機數，直到下一次脈沖信號到來，電路才從零開始計數，所以需要設計電路進行復位[4]。具體做法是增加上電清零功能，如圖3(a)所示，在電路中加入清零開關和閉合開關，電路可在任意情況下清零；斷開開關，計數器開始計數。確保7進制計數器電路能從0開始計數。

(a)電路圖

(b)時序圖(從上至下依次為QAQBQCQD)

2)從1開始計數

單片74LS90能實現十進制計數器(從0計數到9), 似乎可用其實現“9翻1”計數器, 但因9之后的第一個無效狀態為0000,無為1的輸出端, 而其又是加計數器, 無法獲取反饋控制信號,故不能實現“9翻1”.74LS90并無置1端, 只有置9端和置0端,又該如何實現8以內的翻1？因為74LS90的十進制實際上是由其內部的二進制和五進制計數器級聯實現的,若在二進制輸出端加一個非門,同樣還是一個二進制計數器, 這時再將改造后的二進制計數器的輸出與其內部的五進制計數器級聯,芯片的置0端,這時就轉變為置1端。需注意的是,74LS10的輸出應作為最低位, 而不是QA[5].如圖4所示。

圖4 7進制計數器(清零法)(8421 BCD碼接法)從1開始計數

2.1.2 7進制計數器(異步置數法)

1)異步置數法7進制計數器(未加門電路)

(a)電路圖

(b)時序圖(從上至下依次為QAQBQCQD)

因為7的BCD代碼為0111，所以只用兩個復位0輸入R0(1)、R0(2)來實現每7個輸入脈沖的一次復位是不可能的，利用復位9輸入R9(1)、R9(2)并使復位0輸入R0(1)、R0(2)接地，QC、QB輸出端分別接到R9(1)、R9(2)端(腳6、7)上，輸出為0110時，QB=QC=1，S9(1)=S9(2)=1,置9(1001)。輸出QDQCQBQA依次為0000→0001→0010→0011→0100→0101→1001之后再從0000開始循環[6～8]。

2)異步置數法7進制計數器(加門電路)

(a)電路圖

(b)時序圖(從上至下依次為QAQBQCQD)

異步置數法7進制計數器，當計數器QDQCQBQA為0110(6)時，立即產生“置9”信號，使R9(1)=R9(2)=1，將電路置成QDQCQBQA=1001，因此電路在0-1……5-9這七個狀態之間循環，電路為7進制計數器。0110是過渡狀態，0110、0111、1110、1111這4個狀態是過渡狀態[9]。

缺點0101→1001變化過程中轉換時間過短。改進方法：在電路中加入一個RS觸發器延長時間，使其正常(圖7所示)。

圖7 異步置數法7進制計數器改進電路

3)異步置數法7進制計數器改進電路

利用與門產生清零信號，此信號隨著計數器清零而立即消失，持續時間極短，如果觸發器的復位速度有快有慢，則可能動作慢的觸發器還未來得及復0，清零信號已經消失，導致電路產生邏輯錯誤。因此，這種接法的電路可靠性不高。修正電路：反饋信號與清零端之間接一個基本RS觸發器。既保證了在第7個計數脈沖下降沿到來時，R0(1)、R0(2)為高電平，亦提高了計數器置0復位時狀態轉換的速率。使得清0復位信號有足夠的作用時間使計數器可靠地清“0”.

2.2 CPB端輸入脈沖信號

2.2.1 CPA與QD相連,清零法

1)不接門電路

CPB端輸入脈沖信號，CPA接QD端，5421碼輸出(QAQDQCQB)，如圖8所示。

(a)電路圖

(b)時序圖(從上至下依次為QBQCQDQA)

2)接門電路

從上至下依次為QBQCQDQA，在0,1,2,3,4,5,6之間循環，6(1001)之后出現了一個輸出端有短暫的過渡態(“毛刺”), 這是異步清零產生的。

CPB端輸入脈沖信號，CPA接QD端，5421碼輸出(QAQDQCQB)，如圖9所示。

(a)電路圖

(b)時序圖(從上至下依次為QBQCQDQA)

2.2.2 CPA與QD相連，7進制計數器(置數法) 因為7的BCD代碼為0111，所以只用兩個復位0輸入R0(1)、R0(2)來實現每7個輸入脈沖的一次復位是不可能的，但利用復位9輸入R9(1)、R9(2)，并使復位0輸入R0(1)、R0(2)接地，QC、QB輸出端分別接到R9(1)、R9(2)端(腳6、7)上，這時計數器就能對0、1、2、3、4、5、9、0…等等進行計數，由輸出端QC或QD就可以得到非對稱的7進制輸出[6]，如圖10所示。

(a)電路圖

(b)時序圖(從上至下依次為QBQCQDQA)

2.2.3 CPA與QC相連，7進制計數器(清零法) 從上至下依次為QBQCQDQA，CPB端輸入脈沖信號，CPA接QC端，5421碼(QAQDQCQB), 在0-1-2-3-9-5-6-0這七個狀態之間循環，電路為7進制計數器。6(1001)之后出現了一個輸出端有短暫的過渡態(“毛刺”)，這是異步清零產生的，如圖11所示。

圖11 7進制計數器(清零法)(CPA接QC端)

3 用74LS90實現模為15的計數器

用74LS90實現模為15的計數器，有兩種方法。

1)方法一:反饋歸零法(復位法)

2)方法二:級聯法，M為15；15=3×5，用兩片74LS90，一片實現3進制，一片實現5進制，再將兩片進行級聯即可。

3.1 反饋歸零法15進制計數器

3.1.1 百進制計數器 用兩片74LS90構成百進制計數器。每片74LS90芯片連接實現8421十進制輸出，輸出狀態排列為QDQCQBQA輸出值為0000～1001，構成十進制計數器。(74LS90 為下降沿觸發，低位清零時，進位信號由“1”到“0”，使高位進位，不用外加其他電路。)用低位片的高位輸出QD作為高位片時鐘輸入，即當低位片輸出狀態由1001回到0000時，讓高位片時鐘脈沖出現工作點(下降沿)，則高位片同時計數一次。低位片計數一個周期，低位片QD發出進位信號，高位片計數一次，計數起點8421碼為0000 0000，終點為1001 1001，轉化為十進制后為00～99，實現百進制計數。如圖12所示。

圖12 百進制計數器

圖13 15進制計數器(級聯)(整體清零法構成15進制計數電路)

3.1.2 15進制計數器 兩個74LS90組成百進制計數器之后，將狀態“0001 0101”通過反饋與門輸出至異步清零端，從而實現15進制計數器。如圖13所示。

兩個74LS90 芯片的清零端 R0(1)、R0(2)在出現15這個數時對其進行納秒級的清零動作，所以查看計數過程中不會出現 15 這個數[10]。

個位片的R0(1)必須和十位片R0(1)連接在一起；個位片的R0(2)也要和十位片的R0(2)連接在一起；只有這么連接，才可能使兩片74LS90同時清零。

3.2 級聯法15進制計數器

級聯法，M為15；15=3×5，用兩片74LS90，一片實現3進制，一片實現5進制，采用串行進位級聯方式將兩片級聯起來。即將低位片計數器QC的輸出信號作為高位片計數器的計數輸入脈沖。

實際連接電路后發現圖14電路為20進制計數器，而且0011、0111、1111這幾個狀態沒有出現。

設計電路時，不能確定CP和QB哪個先改變狀態，則不能正確確定電路的狀態轉換關系。要保證CP的下降沿在QB的新狀態穩定后才到達，在QB到CP的傳輸通道增加延遲環節，使總的延遲時間足夠長即可[11～12]。在圖14電路中增加一個RC延時電路，如圖15所示，0011、0111、1111這幾個狀態出現了，電路為20進制計數器，但還不是15進制計數器。

圖14 15進制計數器(級聯)

圖15 15進制計數器(級聯)(加RC延時)

改進電路如圖16所示。將圖16中X4、X3、X2、X1接4與非門74LS20的4個輸入端后接非門74LS04之后再接入5進制的R01端。

圖16 15進制計數器(級聯)(改進電路)

4 總結

當7進制計數器BCD碼中高電平的輸出端不超過2個時，可以直接將其相應端接入74LS90的清零端或置數端，不需要另外接入門電路。

QD與CPA相連組成5421碼進制外，QC與CPA相連同樣可以組成5421碼進制輸出。

仿真中出現開機亂碼，在電路中加入清零開關，閉合開關，電路可在任意情況下清零；斷開開關，計數器開始計數。確保7進制計數器電路能從0開始計數。計數器漏跳時，可以加入RS觸發器、增加RC延時電路來解決。

15進制級聯時，按照電路原理，第一級3進制，第二級5進制，兩級相連，分別清零即可。但實際電路需要將1111狀態整體清零。

由此可見，使用集成計數器設計任意進制計數器時，需要結合芯片的功能表，并根據電路的實際應用場合采用合適的連接方式。利用Multisim9仿真軟件進行分析，有助于直觀地觀察電路運行結果，利于及時發現錯誤，修改方便，便于驗證，幫助熟練掌握任意進制計數器的設計方法。

實踐證明，引入仿真驗證環節，學生對任意進制計數器的分析和設計理解更加清晰透徹，該方法有效地提高了教學效果和質量[13～17]。