基于射頻采樣寬帶數字陣列雷達波束形成

劉明鑫， 尹 亮， 汪學剛， 鄒 林

(1. 電子科技大學信息與通信工程學院， 四川成都 611731；2. 空軍裝備部駐武漢地區第三軍事代表室， 湖北武漢 430000)

0 引言

寬帶數字陣列雷達是在相控陣雷達基礎上提高了信號帶寬與數字化水平的陣列雷達，由于其突出的潛在性能和功能，成為陣列雷達的發展方向之一，是最近一二十年雷達領域的研究熱點[1-4]。通常情況下采用增加陣列單元數的方法形成波束，以提高陣列雷達的角度分辨率。因此研究多通道情況下計算量較小、工程上易于實現的寬帶數字波束形成方法有利于減小寬帶數字陣列雷達的開發成本與風險。

寬帶數字陣列波束形成方法可分為時域方法和頻域方法。目前時域方法主要包括基于拉伸處理的寬帶波束形成[1，5]、基于分數延時的波束形成等方法[6-9]。基于拉伸處理只適用于線性調頻信號，基于分數延時的波束形成方法一般在基帶實現，雖然理論上可以實現很高的延時精度和良好的波束形成性能，但需要計算各個通道的延時濾波器系數并通過硬件資源實現數字濾波器，因此計算量與資源消耗量仍較大。頻域方法則是通過分析濾波器組或離散傅里葉變換(DFT)將寬帶信號轉成為多個近似窄帶信號，再對各個近似窄帶信號分別進行處理[10]，因此這種方法一般運算量大、資源消耗高，在多通道條件下難以實時實現。另外，基于時域多抽頭延時的Frost陣方法雖發展較早，此方法在大寬帶信號條件下，所有通道都需要使用大階數濾波器，各濾波器系數計算運算量巨大。

近些年數字處理器件，尤其是高性能模數轉換器(ADC)與大規模現場可編程門陣列(FPGA)發展迅速。例如ADI公司AD轉換器AD9625能實現12 bit、2.5 GSPS模數轉換，其即將正式發布的ADC芯片AD9213最高轉換速率更是達到10.25 GSPS；Xilinx公司的Virtex7系列FPGA芯片除擁有豐富的邏輯資源與強大的運算能力外，每個型號均包含數十個最高速率從12.5 Gbit/s至28.05 Gbit/s的GHz收發器，能夠與外部高速ADC/DAC芯片實現高速數據傳輸。隨著寬帶數字陣列雷達的高度數字化，射頻或高中頻數模/模數轉換的實現是其發展的必然趨勢。

本文通過研究寬帶陣列雷達時域寬帶數字波束形成陣列處理函數，提出了一種具有良好工程可行性的寬帶數字陣列收發波束形成的方法與其工程實現架構，通過仿真驗證了該方法的有效性，并討論了信號帶寬、ADC采樣速率、采樣率帶寬比等參數對該方法性能的影響。

1 寬帶數字波束形成原理

由于帶通采樣定理將帶通信號的最低采樣速率由信號最高頻率降為信號帶寬的2倍，因此理論上采樣速率為GSPS級的ADC已基本能實現大多數脈沖雷達信號的直接射頻采樣。對一直接射頻采樣的寬帶數字陣列雷達，假設有N陣列通道，信號為寬帶脈沖信號，并假設離遠場點目標最遠的參考陣元接收信號為

(1)

(2)

式中，rect(t/Tp)u(t)為x1(t)的復包絡，f0為載頻。對應的第i(i=1,2,…,N)陣元接收信號為

(3)

式中，τi為第i陣元信號與參考陣元信號間的相對時延，如陣元間距為d的均勻線性陣，τi=(i-1)·dsinθ/c，θ為遠場點目標方位角。通過直接射頻采樣得到數字射頻信號為

(4)

(5)

式中，Ts=1/fs為ADC采樣周期，Li=round(τi/Ts)，round(a)表示最接近a的整數，li為一個絕對值不大于0.5的小數。對直接射頻采樣后的信號進行處理實現時域寬帶和波束形成，需要將各陣列通道信號的復包絡對齊，即各陣列通道信號xi(n)需處理成為

(6)

由此可得各通道的寬帶波束形成陣列處理函數為

(7)

(8)

H′i(ws)=e-jw0αie-jwsLi

(9)

由此產生的寬帶波束形成陣列處理誤差為

Ei(ws)=Hi(ws)-H′i(ws)=

e-jw0αie-jwsLi(e-jwsli-1)

(10)

圖1 射頻采樣的寬帶數字波束形成過程

當回波信號到達寬帶數字陣列雷達各陣列單元后，經帶通濾波(BPF)和低噪聲放大器(LNA)后進入高速ADC采樣，采樣后的數據通過JESD204B接口輸出到FPGA中。JESD204B是一種連接數據轉換器與處理器的高速通信協議，支持高達12.5 Gbit/s串行數據速率，可減少ADC與FPGA之間數據傳輸線的位數，有利于PBC布局以及器件本身的小型化，目前大多數高速ADC芯片均支持該協議。對于ADC輸出的高速串行數據接收與處理，以Xilinx的Virtex7系列FPGA為例，利用其支持JESD204B協議的GHz收發器(GTX， GTH， GTZ)完成對高速數據的接收、串并轉換、解碼校驗等處理，Virtex7系列FPGA均擁有數十個GHz收發器，比如XC7VX690T包含80個支持最高傳輸速率為13.1 Gbit/s的GTH收發器，理論上可同時接收40片12 bit、2 Gbit/s的ADC芯片數據輸入。最后FPGA對數據再進行數字移相與整數延時完成寬帶數字波束形成處理。

2 仿真結果

均勻直線陣，陣元數N=128個，陣元間距d=λm/2，λm為信號最高頻率對應的波長，雷達信號采用正弦調頻脈沖信號，脈沖寬度為-40 dB，載頻f0=3.5 GHz，陣列波束指向角θ=-60°。

圖2為信號帶寬B=400 MHz、ADC采樣頻率fs=2 GHz時本文寬帶數字波束形成方法(移相+整數延時)所得歸一化波束圖與僅移相處理所得歸一化波束圖和理想陣列處理(移相+理想延時)所得歸一化波束圖對比。由圖可見，僅移相處理所得波束圖根本無法形成準確的波束指向，而本文方法可以形成準確的波束指向，且波束主瓣與理想波束主瓣非常接近，而其旁瓣相對于理想波束有一定升高。

圖2 不同寬帶數字波束形成陣列處理所得歸一化波束圖

(a) 陣列均勻加權

(b) 陣列-40 dB切比雪夫加權圖3 同一信號帶寬不同ADC采樣頻率下歸一化波束圖

表1 B=400 MHz不同ADC采樣頻率下歸一化波束圖旁瓣值

(a) 陣列均勻加權

(b) 陣列-40 dB切比雪夫加權圖4 同一ADC采樣頻率不同信號帶寬下歸一化波束圖

表2 fs=2 500 MHz不同信號帶寬下歸一化波束圖旁瓣值

(a) 陣列均勻加權時旁瓣升高均值

(b) 陣列-40 dB切比雪夫加權時最高旁瓣值(SLMAX)圖5 波束圖旁瓣值隨fs/B變化情況

綜上，本文方法對于非LFM寬帶信號可以實現準確的寬帶數字波束圖指向，而且波束圖主瓣與理想波束主瓣非常接近，不過在陣列均勻加權時波束圖旁瓣均值與陣列低旁瓣加權時波束圖最高旁瓣值相對于理想波束圖有一定升高。減小信號帶寬、增大ADC采樣頻率或增大采樣頻率與信號帶寬比fs/B均能得到更好的波束圖旁瓣值。

3 結束語

本文結合寬帶數字陣列雷達的特點和當今數字信號處理器件的最新發展水平，通過理論推導和計算機仿真，研究了一種基于射頻直接采樣的寬帶數字波束形成方法。該方法可以實現準確的波束指向和近似理想的主瓣，同時計算量小、工程可實現性較高，通過控制信號帶寬、ADC采樣頻率以及采樣頻率與信號帶寬比能夠控制信號的旁瓣水平。