信道化結構的無乘法器優化與實現

崔鑫磊, 陸滿君, 張文旭, 何俊希

(1.哈爾濱工程大學信息與通信工程學院,黑龍江 哈爾濱150001;2.上海無線電設備研究所,上海201109;3.南京航空航天大學電磁頻譜空間認知動態系統工信部重點實驗室,江蘇 南京211106;4.哈爾濱工程大學工業和信息化部先進船舶通信與信息技術重點實驗室,黑龍江哈爾濱150001)

0 引言

電子戰作為現代信息化戰爭中的重要一環,發揮著越來越來重要的作用。在現代化戰場中,傳輸的信號具有密度大、形式復雜的特點。面對日益復雜的電磁環境,寬帶接收機面臨著越來越嚴峻的考驗。在實際應用中,判定接收機性能優劣的重要標準是其能否做到對信號進行全概率截獲。如果一個接收機能處理大瞬時帶寬信號,擁有大的動態范圍與高靈敏度,同時能實時接收信號,則能夠在復雜的電磁條件下進行信號的有效截獲[1]。信道化接收機能分辨時域重疊信號,具有較高的靈敏度和頻率分辨率,截獲概率接近100%,是目前唯一實用且滿足電子戰需求的寬帶接收機。

信道化接收機技術在近些年迅速發展,信道化理論日趨成熟。其中基于離散傅里葉變換(Discrete Fourier Transform,DFT)的多相濾波信道化結構是一種基本的信道化結構,在研究過程中多相結構被不斷進行改進[2]。頻率響應屏蔽(Frequency Response Masking,FRM)技術[3]被用于原型低通濾波器的設計,以獲得較窄的過渡帶寬和較低的資源占用。同時涌現出多種基于多相濾波結構的信道化接收機優化方法[4]。

在對整數進行二進制量化編碼[5]時,一般會使用二進制補碼(Two's Complement,2C),或通過正則有符號數(Canonic Signed Digit,CSD)編碼對整數進行轉換,減少非零元素,提高硬件實施效率[6]。正則表達式與普通二進制轉換的最大區別是具有三重值,其取值值域為{0,1,-1}。在算法硬件實現中運用CSD編碼方法,有利于提高運算速度和減少資源的占用。

動態旋轉因子(Dynamic Twiddle Factor,DTF)算法是減少DFT在硬件上資源消耗的一種方法[7],它是傳統定點旋轉因子算法的延伸。在動態旋轉因子算法中,旋轉因子會被量化成與原旋轉因子誤差最小、分子分母都為整數的分數形式。

信道化接收機在硬件實現過程中會消耗大量的乘法器資源,將CSD編碼技術和改進動態旋轉因子算法應用到基于FRM的多相信道化接收機中,可以將乘法器資源的占用轉化為移位器與加法器的占用,提高硬件實現的效率,降低延遲。

1 基于FRM的多相信道化結構

基于FRM的多相數字信道化結構結合了FRM技術與多相結構[8]的優點,既可以達到更低的計算復雜度,也可以實現窄過渡帶的設計目標。信道化濾波器可以通過對原型低通濾波器進行調制實現,所以首先需要設計窄過渡帶的原型低通濾波器。將FRM技術[9]應用到原型低通濾波器的設計中,可以得到低復雜度的窄過渡帶低通濾波器,其傳遞函數為

式中:F'a(z)和F'c(z)是低通濾波器Fa(z)和它的互補濾波器Fc(z)進行L倍插值后得到濾波器;FM]a(z)和FM]c(z)分別是長度為NM]a和NM]c的屏蔽濾波器。

FRM的具體實現方法如圖1所示。首先選擇一個過渡帶相對較寬的低通濾波器Fa(z),通過運算得到它的互補濾波器Fc(z);然后進行L倍插值得到F'a(z)和F'c(z);最后選擇合適的屏蔽濾波器FM]a(z)和FM]c(z),運算得到窄過渡帶低通濾波器H(z)。

Fa(z)和Fc(z)滿足

式中:Na為Fa(z)和Fc(z)的長度。

對Fc(z)進行L倍插值,由式(2)可得

將式(3)代入式(1),可得

圖1 基于FRM的低通濾波器實現過程

各子信道濾波器Hk(z)可由窄過渡帶低通濾波器H(z)經過復指數調制得到,表達式為

式中:N為數字信道化結構中信道的個數;調制因子

對濾波器Fa(z)進行L倍插值后會產生L個附加鏡像,而且相鄰信道的中心頻率間隔為2π/L。若使插值因子L為信道數N的整數倍,在利用調制因子對插值后的濾波器Fa(z)進行復指數調制時,原型低通濾波器并不會發生改變,即

將式(6)帶入式(5),Hk(z)進一步化簡為

對屏蔽濾波器FM]a(z)和FM]c(z)進行多相表示,可得

由式(8)和式(9)可得

將式(10)和式(11)代入式(7),可得

式中:IDFT(·)表示對括號內信號進行離散傅里葉逆變換。

將抽取模塊置于濾波器組結構之前[10],根據式(12)可以得到基于FRM的多相數字信道化結構,如圖2所示。x(n)和yk(n)分別為輸入、輸出信號。

圖2 基于FRM的數字信道化結構

2 數字信道化結構優化設計

2.1 無乘法器FRM濾波器組設計

在工程實現中,可以通過CSD編碼對整數進行轉換,以減少非零元素,來提高硬件實施效率。CSD編碼原則是從低位到高位,遇到連續的兩個1,就將其改寫成0和-1。高位1變0,低位1變-1,不看-1的符號位的話,相比原來少了一個1,這個少了的1要進位到高位,以此類推。例如,011改寫為10(-1)。

乘法是數字濾波器中的主要運算之一。對于硬件設計來說,在進行常系數濾波器的優化設計時,一般可以利用移位器與加法器結合,來取代常規的數據與常系數的乘法運算。該方法能避免硬件實現上高乘法器資源占用和高延時的問題。設FIR濾波器的數學表達式為

式中:x(n)為輸入信號;h(n)為濾波器單位沖激響應;N為濾波器長度。

令xi=x(i),yi=y(i),hi=h(N-i),基于CSD編碼,可以將式(13)變換為

式中:M代表濾波器系數量化位數;hi(j)為hi的CSD編碼的第j位,取值為0,-1或1。每一個1值代表一次加法運算,-1代表減法運算,0值不需要運算。

CSD編碼可以降低濾波器非零元素數量,即降低濾波器運算需要的乘法器數量,相應占用的寄存器與查找表數量也會降低。假設X為輸入,Y為輸出,H為系數。當H=(31)1]0時,有

式中:1'表示-1。

普通二進制編碼系數與輸入信號相乘的移位相加實現結構如圖3所示。CSD編碼系數與輸入信號相乘的移位相加實現結構如圖4所示。

圖3 優化前乘積組合

圖4 優化后乘積組合

由上文可知,濾波器中系數與輸入信號的乘法運算,可轉化為輸入信號自身的移位與加法運算。如圖3和圖4所示,當濾波器系數第n位的絕對值是1時,輸入信號左移n位,最后將所有移位結構相加減得到乘法運算結果。在硬件實現中可以將乘法器占用轉換成移位器與加法器的占用,這種方法能夠減少硬件計算時間。

2.2 基于改進動態旋轉因子算法的無乘法器定點IFFT設計

對于一般的時域信號,可以利用DFT將其轉換成離散頻域信號,表達式為

式中:x(n)為模擬信號的采樣輸出;X(k)為離散傅里葉變換后的第k個數據;N為數據個數。

快速傅里葉變換(Fast Fourier Transform,FFT)同樣可以應用于IDFT計算,稱為快速傅里葉逆變換(Inverse Fast Fourier Transform,IFFT)。其中IDFT公式為

IDFT運算與DFT間的區別在于IDFT中需要把原DFT公式中的系數換為,并乘以常數1/N。根據得到的IDFT計算公式,IDFT算法的理論與硬件結構也得以確定。

在N點IDFT中,存在N個旋轉因子與數據的乘法運算。通常旋轉因子為復數,實部和虛部的值小于1,這會極大提升硬件實現的復雜度,同時消耗大量的硬件資源。

在動態旋轉因子算法中,旋轉因子會被量化成與原旋轉因子誤差最小、分子分母都為整數的分數形式。為了進一步降低數據與旋轉因子的處理復雜度,可將分子分母量化為2的冪次方。例如,對于8bit輸入數據的情況,旋轉因子的實部和虛部可量化為(96/128,84/128)。其中,數據與實部相乘轉化為數據分別向右移一位和兩位的加和,數據與虛部的相乘運算與實部相同。這樣可使量化后的整數與數據的乘法運算,轉化為數據自身的移位與加法運算。

當決定旋轉因子的量化表達形式時,傳統方法會盡可能選取與原旋轉因子的誤差最小的取值點。對于DFT計算而言,這不一定是計算量最小的選擇。對于大型的DFT計算,不選擇計算量最小的取值點會在硬件上多消耗大量的加法器。為了在保證精度的前提下進一步降低量化過程帶來的資源消耗,應使用加法次數最少的量化值取代原來的量化結果,同時大比特數的量化能使量化誤差控制在一定范圍之內。以256點FFT中的一個旋轉因子為例,其復數表達式為

將復數的實部和虛部量化為分母為128的分數時,可以得到4種量化值:(97/128,83/128),(96/128,83/128),(97/128,84/128)和(96/128,84/128),如圖5所示。

圖5 傳統旋轉因子算法取值與改進DTF算法取值

在圖5所示的4種量化選擇中,(97/128,83/128)為傳統DTF方法量化的結果,其余為臨近的量化坐標點。其中實部量化值97/128可以分解為1/2,1/4,1/128的和;96/128可以分解為1/2與1/4的和。可以看出,當選擇96/128作為量化選擇的時候,能夠在保證一定精度的前提下,節省更多加法器。虛部的量化選擇方法與實部相同,當所有的旋轉因子經過優化和重新選擇后,整個IDFT流程的硬件資源占用情況能得到進一步優化。

在傳統FFT運算中,數據經過一級運算后會增加1bit以防止數據溢出。對于多點數FFT運算過程,過度增長的數據比特位不利于硬件實現。所以需要利用截位的方法來對數據進行截取。一般的截位方法是直接截取N位數據的高N-1位,用于下一級運算。這種方法對于強信號處理比較有效,對于低幅度的弱信號,其有效數據可能在中途被截除,造成FFT運算結果的失真。在改進的DTF算法中引入動態截位方法,可以有效處理弱信號。動態截位方法在FFT的每一級運算之后設置比較器,用于判斷每一級輸出的Nbit數據是否大于2N-1(Nbit數據可容納的最大值)并輸出一個標志位。如果輸出的數據大于2N-1,則后續單元根據標志位截取數據的高N-1位;如果數據等于或小于2N-1,則截取數據的低N-1位。傳統截位方法與動態截位方法的算法流程如圖6所示。動態截位方法可以在不增加復雜的額外設計的情況下,更好地對弱輸入信號進行處理。

圖6 截位法流程圖

3 數字信道化結構優化設計與仿真分析

3.1 基于無乘法器的數字信道化結構仿真

利用MATLAB對基于無乘法器的FRM數字信道化結構的正確性進行驗證。FRM濾波器參數如表1所示。設采樣率為1.92GHz,數字信道化結構的子頻帶個數N=16,抽取倍數L=32。

表1 FRM各濾波器參數

圖7～圖10分別為低通濾波器Fa(z),屏蔽濾波器FM]a(z)和FM]c(z),以及經頻率響應屏蔽方法合成的窄過渡帶低通濾波器H(z)的幅頻特性曲線。

圖7 低通濾波器Fa(z)幅頻特性曲線

圖8 屏蔽濾波器FM]a(z)幅頻特性曲線

圖9 屏蔽濾波器FM]c(z)幅頻特性曲線

圖10 窄過渡帶低通濾波器H(z)幅頻特性曲線

仿真輸入為兩個正弦信號,參數如表2所示。

表2 輸入信號參數

圖11為16個子信道輸出的信號頻譜圖。可以看出,頻率為460MHz的正弦信號從信道4和12輸出,而另一個正弦信號從信道5和11輸出。其中每個信道的頻譜峰值對應的橫坐標軸數值表示信號與對應信道中頻混頻后的頻率值。從子信道的頻譜圖可以看出,仿真結果和理論推導的信道輸出情況相符,證明無乘法器優化的數字信道化結構的理論推導是正確的。

3.2 基于改進動態旋轉因子算法的無乘法器定點FFT仿真

由2.2節可知,由于FFT運算與IFFT的主要區別在于系數不同,而且在單獨驗證時,FFT結構只需要輸入預定好的采樣信號,觀察信號頻譜即可,相較于IFFT,驗證更方便。故在本節將基于改進動態旋轉因子算法的無乘法器設計應用于FFT結構進行MATLAB仿真驗證,間接證明優化設計對IFFT的有效性。

圖11 輸出信號幅頻特性圖

根據改進的DTF算法結構,首先在MATLAB軟件上對2048點FFT進行仿真。其中仿真信號選用頻率分別為15,40,50 Hz的正弦信號。設信號采樣率為256Hz,使用傳統截位方法及動態截位方法的輸入輸出信號頻譜如圖12所示,其中50Hz處頻譜如圖13所示。從圖中可見,頻率峰值處使用截位的DTF算法與傳統FFT方法相比會有損失。其中傳統截位方法的DTF算法會截除FFT每一級計算結果的末位數據,這種方法檢測到的頻譜幅度損失最高,會削弱對弱信號的檢測能力;動態截位法的DTF算法的頻譜圖也存在損失,但與傳統截位方法相比頻譜損失更少。動態截位法的DTF算法與傳統截位法的DTF算法相比擁有更優的計算性能。

3.3 硬件仿真及資源分析

為了對算法占用硬件資源情況進行對比分析,對基于無乘法器優化的數字信道化結構和傳統的多相信道化結構進行FPGA硬件仿真。利用系統生成器(System Generator)軟件對算法模塊進行搭建,FRM濾波器參數如3.1節表1所示,仿真輸入信號參數見3.1節表2,采樣率為1.92GHz,選用16信道結構進行仿真。

圖12 信號頻譜圖

圖13 50Hz處頻譜放大圖

選用Xilinx公司的Virtex6系列FPGA芯片XC6VTX550T進行硬件設計,時鐘設置為3.7 ns,系統仿真頻率為1.92 GHz。硬件設計實現完成后得到整個系統的硬件資源占用情況如表3所示。

表3 硬件資源占用情況比較

對比表3中的資源占用率可以看出,在設計參數相同的情況下,無乘法器數字信道化結構相比于傳統多相數字信道化結構,不占用乘法器資源,但寄存器、查找表和區域資源占用較多。這是因為無乘法器數字信道化結構在每條信道支路中相比于多相信道化結構多了兩個濾波器,并且將乘法器轉化為移位器與加法器會占用額外的查找表與寄存器資源。無乘法器數字信道化結構的平均路徑延時為2.090ns,相比于多相數字信道化結構的3.677ns,延遲更低。總體而言,無乘法器數字信道化結構在有限損失寄存器、查找表和區域等資源的情況下,將乘法器的占用率大幅度降低,并降低了平均路徑延時,這對信道化接收機的硬件實現是有利的。

4 結論

本文提出了一種無乘法器的數字信道化結構。利用CSD編碼技術和改進動態旋轉因子算法,對基于FRM的多相信道化接收機進行無乘法器優化。利用System Generator軟件完成了數字信道化優化結構的設計和仿真,并對比和分析了無乘法器數字信道化結構和多相數字信道化結構在FPGA實現時的硬件資源占用情況。無乘法器優化后的數字信道化結構具有更低的延時與更低的乘法器資源占用率。