基于0.18 μm CMOS工藝的高精度低功耗比較器電路設計

張 潔

(中山大學新華學院，廣東 廣州 510000)

0 引言

在微電子技術領域，SOC(集成電路片上集成系統)經過長久的發展，CMOS工藝也在不斷地進步，由于器件尺寸的不斷減小，電源電壓不斷降低，芯片集成度越來越高。但是功耗卻在不斷地增長，功耗、速度、精度和面積等指標更是衡量高性能芯片的重中之重。所以在集成電路的設計過程中，如何降低芯片的功耗，提高精度，已經成為當前IC設計日漸突出的首要問題[1-3]。

1 電路設計

本研究的比較器是基于預放大再生鎖存理論進行優化設計，應用在SAR ADC(逐次逼近型模數轉換)結構的A/D轉換電路模塊中。比較器主要分為三大模塊：前置預放大級、動態鎖存比較級和輸出緩沖級。

整體電路框架契合了SAR ADC低功耗，芯片封裝小的結構特點，采用的動態正反饋鎖存級，動態分時工作的模式有效降低失調電壓，實現更低的功耗；設計的前置預放大器，彌補了正反饋鎖存器存在過大的輸入失調電壓和回踢噪聲的缺陷，提高比較器的速度和精度；輸出緩沖級增強了對后面接入電路的負載驅動能力，并對輸出信號的波形進行整形。

1.1 前置預放大器電路的設計

前置預放大級采用的是全差分結構的單級放大器，以兩個交叉耦合的PMOS晶體管和二極管負載形成正負電阻負載的結構，再結合電路中的共源共柵結構，提供合適的增益和帶寬，滿足速度要求的同時達到了精度的設計指標。

該放大器采用了基本的差分放大電路結構，如圖1所示。M5和M6的共柵級結構串聯在差分輸入對和輸出之間，形成了一個巧妙的內部隔離電路，結合差分對M7，M8對下一級鎖存器電路產生的回踢噪聲進行多級的衰減。M10是放大器電路的尾電流管，M9和M10組成一組電流鏡結構，通過設置管子的寬長比為1∶1，等比例把偏置電路提供的電流源，復制過來為放大電路提供工作電流。考慮到MOS管溝道調制效應和噪聲的影響，電路中電流路徑上的放大管和負載管的柵長都設計為大于或等于1 μm。

圖1 前置預放大器電路

為了能夠讓前置預放大器正常的工作，需設計一個偏置電路，為它提供一個穩定的電流源和偏置電壓。本次設計的基準電流源，只是要讓放大器正常的工作，對基準源的精準度沒有嚴格的要求，采用以閾值電壓為基準的自偏置電路。

1.2 動態正反饋鎖存器電路的設計

動態鎖存比較級采用的是動態正反饋鎖存的電路結構，以提高比較器的精度，降低整體電路功耗。如圖2所示，其中M9和M10是輸入對管，M5和M6是外部時鐘控制的開關管，M3和M4是電路的復位管，M1，M2，M7，M8構成了交叉耦合反相器形式的正反饋環路結構。動態正反饋鎖存器的電路也是差分對稱的結構，為了減小失調電壓的影響，在設計電路時就要考慮到MOS管的匹配問題[4]，主要是調節M9，M10管的寬長比使其工作在線性區，并實現完全匹配。

圖2 動態正反饋鎖存器電路

1.3 輸出緩沖級電路的設計

輸出緩沖級作為比較器的最后一級電路，主要是對上一級電路輸出的高電平、低電平信號進行整形(電平判決)，提高輸出端負載驅動的能力，并提升比較器的整體速度[5]。因為級聯反相器的電路結構簡單，傳輸速度快，容易設計，所以本次設計的輸出緩沖級電路采用的是傳統的反相器級聯的電路結構。

2 電路仿真結果分析

比較器電路的傳輸時延仿真結果如圖3所示。從圖中可以看出整體比較器電路的傳輸時延約為202 ps。相比于單個鎖存器電路418 ps的延時時間，在加入了前置預放大級電路和輸出緩沖級電路后，比較器的速度性能有了明顯的提升。比較器整體功耗的仿真時，給比較器送入工作時鐘，在比較器能進行正常工作時，進行直流仿真，通過DC直流掃描電源，直接得到電路的平均功耗。如圖4所示，滿足了本次設計任務的功耗指標要求。

圖3 比較器傳輸時延仿真結果

圖4 比較器的整體功耗

本設計的任務指標分辨率要求小于3 mV，考慮余量后進行比較器分辨率為1mV的仿真測試。在比較器Vref輸入端輸入一個1 V的直流參考電壓，Vin輸入端輸入一個分為5個點，從998 mV到1.002 mV，每個點間隔1 mV，周期為2 μs的階躍小信號，對比較器進行瞬態仿真，設置結束時間為4 μs，仿真精度為高精度，仿真結果如圖5所示，當Vin≤1 V-999.4 mV時，輸出在垂直坐標V1發生了跳變，當Vin≥1.000 4 V-1 V時，輸出在垂直坐標V2發生了跳變，當比較器的輸入相差大于1 mV時，能夠產生正確的比較結果，達到了設計任務要求的分辨率指標。

圖5 分辨率仿真結果

3 結語

本文中前置預放大器采用全差分單級放大的結構，把輸入信號迅速放大加載到鎖存器的輸入端，內部帶有隔離電路，可以有效消除回踢噪聲的影響，同時放大器具有一

定的增益和帶寬保障了比較器的速度和精度。鎖存器主要是實現對輸入信號的判斷比較形成鎖存的作用，采用的是動態正反饋的結構，由時鐘控制，有效降低失調電壓，減少電路功耗。輸出緩沖級電路采用的是反相器推免輸出的結構，其增益最大，能夠提高比較器的負載驅動能力。在2 MHz的工作時鐘頻率下，分辨率達到了1 mV，壓擺率為8.9 V/μs，功耗僅為0.3 mW，滿足了任務指標。