芯原微電子（上海）股份有限公司董事長兼總裁戴偉民：芯粒助推中國半導體產業發展

諸玲珍

編者按：

10月14-16日，由中國半導體行業協會、中國電子信息產業發展研究院主辦，北京賽迪會展有限公司、中國電子報社、賽迪智庫集成電路研究所、上海市集成電路行業協會承辦的第三屆全球IC企業家大會暨第十八屆中國國際半導體博覽會（IC China2020）在上海舉辦。大會除一個主論壇外，還舉辦了六場分論壇。與會嘉賓圍繞半導體市場應用、技術研發、知識產權保護等熱點發表了精彩演講，本報特摘編嘉賓演講內容，以饗讀者。（詳見3-8版）

“更高的硅利用率會帶來更高的產量，推動芯粒市場快速發展。芯粒處理器芯片全球市場規模，由2018年的6.45億美元將上升至2024年的58億美元，2035年將達到570億美元。”

10月14日，由中國半導體行業協會、中國電子信息產業發展研究院主辦的第三屆全球IC企業家大會暨第十八屆中國國際半導體博覽會（IC China2020）在上海開幕。芯原微電子（上海）股份有限公司董事長兼總裁戴偉民發表了題為《芯粒：中國半導體產業的機遇與挑戰》的主題演講。戴偉民表示，芯粒（Chiplet）市場呈現快速發展態勢，到2024年，將達到58億美元。

芯片設計成本

越來越高

戴偉民在演講中表示，晶體管數量隨著特征線寬的減小而大幅提升，從而支撐手機芯片性能的不斷升級。他以蘋果公司手機芯片為例，在16nm工藝下，其手機芯片的晶體管數量為33億個;在7nm工藝下為69億個;在5nm工藝時預計將達100億個。單位面積下晶體管數量的快速上升促使晶體管的單位成本快速下降，蘋果公司芯片單個晶體管的生產成本在16nm工藝下為4.98美元/10億個晶體管，在7nm工藝下僅為2.65美元/10億個晶體管。

戴偉民指出，當前，芯片設計成本越來越高，以工藝制程處于主流應用時期的設計成本為例，工藝節點為28nm時，單顆芯片設計成本約為0.41億美元;而工藝節點為7nm時，設計成本則快速升至約2.22億美元。其中早期使用和成熟期使用的成本相差1倍以上，但成熟期的使用成本仍非常高。全球領先的芯片設計公司（fabless）的研發/營收占比居高不下，在25%以上。戴偉民認為，Fabless模式演進催生芯片設計服務產業，半導體IP授權和集成電路設計服務行業的發展催生更多機遇。全球半導體IP市場發展規模呈上升趨勢，將從2019年的50億美元，上升至2027年的101億美元，增長1倍以上。

芯粒技術

快速發展

戴偉民表示，工藝技術的進步帶來設計成本的挑戰，現階段，先進工藝帶來的設計成本攀升逐漸削弱了單個晶體管的平均成本效益。因此，更高的硅利用率會帶來更高的產量，推動芯粒（ Chiplet）市場快速發展。芯粒處理器芯片的全球市場規模，由2018年的6.45億美元將上升至2024年的58億美元，2035年將達到570億美元。目前，Marvell、AMD、英特爾、臺積電等大公司都相繼發布了芯粒產品。據了解，目前，芯粒涵蓋三種封裝技術，即Organic Substrates、Passive Interposer （2.5D）以及Sili-con Bridges.

“芯原公司提出IP即芯粒（IPas a Chiplet）理念，旨在以芯粒實現特殊功能IP的‘即插即用，解決7nm、5nm及以下工藝中性能與成本的平衡，并降低較大規模芯片的設計時間和風險，從SoC中的IP到SiP中以芯粒形式呈現的IP。”戴偉民表示。

戴偉民強調，芯粒將帶來新的產業機會：降低大規模芯片設計的門檻;升級為芯粒供應商，提升IP的價值且有效降低芯片客戶的設計成本;增設多芯片模塊（Multi-Chip Mod-ule，MCM）業務，芯粒迭代周期遠低于ASIC，可提升晶圓廠和封裝廠的產線利用率;建立新的可互操作的組件、互連、協議和軟件生態系統。他舉例說，目前國內已有公司涉足這個領域。長電科技依靠多年eWLB扇出型封測量產經驗，2020年面向高性能計算、5G及物聯網等應用推出一系列芯粒產品，包括基于RDL First的中道扇出型晶圓級封裝及配套的高密度FCBAG后道封裝。據介紹，RDL線寬線距達到2微米。2021年長電科技計劃推出基于硅轉接板的2.5D芯粒產品，封測精度和密度進一步提升。

終極內存和緩存技術

有效降低系統成本

FLC終極內存/緩存技術（FLC）是一種創新性的低成本、低功耗和高效率的內存/緩存技術。它可以低成本地擴大DRAM內存容量，提供大緩存并有極高的緩存命中率，利用片內SRAM（靜態隨機存取存儲器）或片上定制DRAM（動態隨機存取存儲器）來提高DRAM性能，并有效降低DRAM內存的功耗及系統功耗，在不改變現有芯片的系統結構的基礎上有效降低系統成本。

隨著機器學習和人工智能、大數據、高性能計算設備和物聯網設備的大量涌現，芯原和合作廠商擬共同研發采用全新高性能計算機架構的終極內存/緩存技術，將為高性能計算機平臺、筆記本電腦、平板電腦、移動電話等提供一個全新的高性能、高效率和低成本計算的內存方案，并可以顯著節約系統總體成本。“我們研發的內容包括：開發終極內存/緩存技術控制器和封裝內緩存芯片技術;研發完成后，將基于終極內存/緩存技術開發應用處理器方案，采用芯原領先的視頻編解碼技術提供豐富的接口并支持擴展異構計算，例如PCI-E、CCIX、 USB Type-CMIPI攝像頭、4K顯示等。”戴偉民表示。