一種毫米波封裝的設計與優化方法

程 琛， 劉麗虹， 夏 冬， 顧炯炯， 李全兵

（江蘇長電科技股份有限公司， 江蘇 無錫 214437）

1 引言

毫米波技術的研究起步很早，軍事用途的研究最早可以追溯到二戰結束前后。 近年來隨著5G 通信標準的商業化，毫米波應用正變得越來越熱門。 5G 的數據傳輸速率可超過10 Gbps， 是4G LTE 標準的100倍。 為了實現如此高速的傳輸，5G 網絡需要支持毫米波頻段以獲得更寬的帶寬。 與此相對應，在毫米波封裝上，封裝設計必須考慮更多的因素，嘗試更多的方法，必須仔細設計和優化走線、Pad 和過孔，使之不會妨礙到芯片上的射頻設計。 早先的軍用毫米波產品大多采用陶瓷或者金屬封裝，這些封裝擁有很好的可靠性，但是成本很高，并不適合民用市場[1]。 于是使用其他封裝形式實現毫米波的研究如雨后春筍一般興起。例如，文獻[2]中，NXP 半導體研究了一種FOWLP（Fan Out Wafer Level Package）的毫米波封裝；高通最新的QTM527 毫米波模組中則使用了SoC （System on Chip）封裝形式，通過模組整合的方式有效控制尺寸，將射頻收發器、前端器件和天線陣列都集成了進去。

可以看出， 在現有的民用毫米波封裝產品中，先進 封 裝 例 如 WLCSP （Wafer Level Chip Scale Package）、SoC 等占了主體。對于部分結構較簡單的毫米波器件封裝來說，先進封裝成本仍然偏高。 因此，本文選擇了傳統的LGA（Land Grid Array） 封裝進行設計，通過對走線、焊盤和過孔結構的仔細優化，達成了設計目標，并實現了產品性能與成本的良好平衡。

2 S 參數含義與分析

由于頻率很高， 本文中使用S 參數（Scatter Parameter，散射參數）來表征互聯的信號質量。 S 參數是一種高頻下描述元器件的射頻電氣行為的工具，其通過元器件對入射信號作出“ 反應”即散射后，從元器件外部“ 散射”出可測量的物理量來對其進行描述。

常用的S 參數表達式為Sij，含義為從j 口注入，在i 口測得的能量。 以一個4 端口網絡為例，S 參數可以分成以下幾類。

S11、S22、S33、S44：在工程上稱為回波損耗，表示互聯結構對信號的反射， 它是由于阻抗不匹配而引起的。這種阻抗不匹配可以由驅動源、傳輸線和負載的阻抗不同引起，也可由傳輸線的不連續（過孔、短截線）以及腔體諧振等因素引起。 另外，返回路徑不連續等因素也會導致阻抗不連續[3]。

S21、S12、S34、S43：從端口進入的信號并不能完整無損地到達互聯結構的末端，S21即表示從端口2 出來的正弦波和從端口1 進入的正弦波的比值，工程上稱為插入損耗。 互聯通道產生插入損耗主要有以下幾種[4]：

（1）金屬電阻性損耗，較長的電流路徑與趨膚效應使得電流橫截面減小，都會使得電流感受到的阻抗增加，從而增加金屬電阻性損耗；

（2）介質的極化損耗，交流電場使得介質中的電偶極子極化方向不斷變化，也需要消耗能量；

（3）信號反射引起的損耗；

（4）和鄰近傳輸線發生耦合而導致部分能量傳遞到鄰近傳輸線；

（5）輻射損耗。

從插入損耗的來源可以看出， 通過優化回波損耗，可以改善（3）；通過優化串擾，可以改善（4）和（5）；（1）和（2）可以通過使用高速板材、減少封裝走線長度實現。 這是由于高速板材介電常數和損耗角正切參數均較低， 低介電常數在同樣阻抗的規格下走線會更寬，有利于增大電流的截面積，降低電流感受到的阻抗；低損耗角正切有利于減小介質極化損耗。

S13、S31、S24、S42為近端串擾，S14、S41、S23、S32表示遠端串擾，統稱為串擾。 串擾的大小與互聯線間耦合長度、線間距、信號上升時間、介質厚度、介電常數等因素都有關系[5]。 但對于本案例而言，由于多個參數已經確定，并不能在后續優化中起到作用。

3 毫米波通道設計與優化

3.1 案例設計要求

該案例的設計要求是在0～30 GHz 頻段上都滿足表1 所列信號質量的要求。

表1 案例設計要求

按照以上的分析思路，在具體設計上，為適應毫米波苛刻的要求，先期就已經采取了如下的措施：

（1）選用較能適應高頻的FC-LGA 4 層板設計，使用倒裝凸點連接取代引線鍵合，形成最短電路，提升高頻適應性；

（2） 采用介電常數/損耗角均較小的高速高頻板材（介電常數/ 損耗角正切：3.4/0.003@10 GHz），為此使用了成本較高的無芯基板工藝；

（3）走線已經全部進行50 Ω 阻抗管控，最小化信號在走線上的反射。

本案例使用HFSS 軟件進行優化工作， 掃頻頻段為0～50 GHz。待優化的毫米波通道有兩種，Net1～Net4為短直走線，Net5 為長彎走線，如圖1 所示。

圖1 待優化毫米波通道結構圖

初版設計使用HFSS 軟件仿真后的信號質量如表2 所示。

表2 優化前回波損耗/ 插入損耗結果

由表2 可以看出， 上述措施并不足以滿足毫米波產品電性能的要求，需要進行進一步優化。

3.2 毫米波通道優化

毫米波通道優化流程可以分成以下幾個步驟：問題定位→制定針對性優化策略→設置優化變量并建模→執行相關項目優化（回損、串擾）→判斷優化是否達標→優化完成。 如圖2 所示。

圖2 毫米波通道優化流程

使用HFSS 的時域求解功能求解TDR（時域反射）以期定位阻抗不連續點。 由于TDR 存在分辨率的概念，TDR 分辨率公式如下所示：

式中，RTDR為TDR 的分辨率，C 為光速，Trise為信號上升時間，ε 為板材的介電常數。

考慮到最長的通道Net5 總長僅約1.5 mm， 需要獲得較高的TDR 分辨率。綜合分辨率與求解速度的考慮，設置TDR 上升沿為3 ps，獲得的TDR 結果圖如圖3 所示。

可以看到在一個50 Ω 阻抗區域的兩側，有兩個明顯的阻抗偏低區域（見圖4）。 由于初版設計時已經對走線進行了阻抗管控，因此可以看出，初版設計中的反射主要來源于過孔區域偏低的阻抗，設法提高過孔區域的阻抗將成為一個重要的優化方向，于是制定如下優化策略：

（1）減小過孔的阻抗不連續段的長度。初始設計為LGA 4 層板設計，修改為3 層板；

（2）盡量增加過孔區域的阻抗，核心策略是增大過孔周圍的反焊盤，以期減小過孔與周圍參考地之間的電容，增大電感，根據特性阻抗公式：

可以有效地增加過孔區域的阻抗。 基于此思路，對Net1～Net4 和Net5 通 道 分 別 進 行 優 化。 對 通 道Net1～Net4 的過孔區域設置優化變量，見表3 和圖5。

圖4 阻抗不連續區域（圖中紅字標示處）示意圖

表3 通道Net1～Net4 過孔區域優化變量設置

圖5 Net1～Net4 通道優化變量示意圖

對于Net5 通道則不能使用這種方案。 由圖6 可見，通道Net5 凸點周圍分布著6 個地凸點，無法使用改變反焊盤半徑調節過孔阻抗的方法，因此需要改變優化策略，使用阻抗變換線來進行阻抗匹配，且設計為漸變阻抗匹配線來獲得更好的寬帶匹配性能。

圖6 通道Net5 過孔分布的地凸點（圖中高亮處）

使用阻抗變換線重新建模后的Net5 如圖7 所示。通道Net5 過孔區域優化變量設置見表4。

圖7 使用了阻抗變換線重新建模后的Net5 通道

表4 通道Net5 過孔區域優化變量設置

優化前后過孔對比如圖8 所示， 可見優化后過孔密度加大，直徑增加且交錯排布。

圖8 優化前后過孔對比

如前所述，互連線間耦合長度、線間距、信號上升時間、介質厚度、介電常數等因素都會影響串擾的大小。 但案例中封裝布局、工作頻率、介質厚度和材料參數都已經確定（該案例對封裝總厚度有要求），這些參數都不能作為優化的方向，因此最終決定優化地過孔排布， 使用地過孔的優化排列盡可能屏蔽信號串擾，優化方案如下：

（1）加密地過孔，在滿足工藝允許孔間距要求的基礎上盡量增加過孔密度；

（2）優化地過孔排列方式，第二排過孔盡量放置在第一排過孔之間，如圖7 所示；

（3） 在工藝允許范圍內加大過孔直徑， 從80 μm增加到了100 μm。

4 優化結果與分析

回波損耗/插入損耗優化后結果如表5 所示。

表5 優化后回波損耗/ 插入損耗結果

串擾優化前后結果如表6、表7 所示。

分析優化結果可見：

（1）優化前后回損、插損都得到極大提高，回損提升10 dB 以上，使用了漸變匹配線的Net5 全頻段內提升達到13 dB； 插損從-0.5 dB 左右減小到-0.2 dB 以下。 兩項指標均滿足設計要求。

（2）由于重點優化了Net5 周圍的過孔排布，之前未通過的Net1、Net4 與Net5 之間的串擾明顯改善，其他網絡之間的結果略有提升，最終優化的結果同樣達到了設計要求。

表6 優化前串擾結果

表7 優化后串擾結果

5 總結

如前所述，使用傳統封裝要達成毫米波頻段的優化目標， 需要同時在封裝形式/板材和局部結構等多方面進行針對性的設計和優化：

（1）封裝形式/板材使用FC-LGA 封裝，最短化信號路徑；板材選用高頻高速基板，走線全部進行50 Ω阻抗管控，以期在優化前就達到較好的基礎性能。

（2）在重點信號的優化上，通過對一切可能影響到過孔阻抗的結構進行參數化建模并優化，以期平滑過孔與走線間的阻抗差異來達到減小反射的目的；通過優化地過孔排列來優化串擾。