分數階時滯憶阻混沌電路的動力學分析及電路仿真*

王 勻 錢 鑫 翁業翠 丁大為

（1.中國電子科技集團公司第三十八研究所 合肥 230088）（2.安徽大學電子與信息工程學院 合肥 230601）

1 引言

在1971年之前，人們普遍認為基本電路元件是電阻、電感和電容。然而在蔡少棠教授［1］提出憶阻的概念之后，憶阻器的出現打破了人們對傳統電子器件的認知。2008年，惠普實驗室［2］首次實現了憶阻器的物理器件模型。目前大量文章［3～5］集中在整數階的憶阻混沌系統的研究，但關于分數階憶阻混沌系統的研究成果很少。1974年，Oldham和Spanier［6］給出了分數階完整的數學表達。分數階理論提供了更好的描述記憶和遺傳特性的工具，利用分數階算子更能客觀地反映混沌系統動態電路的動力學現象和實際特性，因此許多研究成果［7～8］都集中在分數階憶阻器模型和憶阻系統上。

目前已有相關文獻研究了分數階時滯憶阻系統的動力學行為。例如文獻［9］研究一種分數階憶阻器模型的本質特性和串并聯電路的特性。文獻［10］研究了最簡分數階時滯憶阻混沌系統的穩定性及其分岔行為等動力學行為。然而大多數研究僅限于數學模型的分析與仿真，沒有實際具體電路仿真來驗證。因此本文提出了一個基于分數階的非線性時滯混沌電路，介紹了該系統的數學模型，以及對其進行了平衡點和穩定性分析，最后，通過Multisim軟件給出了電路仿真，驗證了理論分析和數值仿真的正確性。

2 分數階時滯憶阻混沌電路建模與分析

Muthuswamy等實現了磁控憶阻器等效模型［11］，如圖1所示。有關求解分數階微積分的方法很多［12～13］。本文中應用 Oustaloup［14］提出的近似技術來得到分數階積分算子的近似傳遞函數來實現分數階憶阻器，將其替換圖1中的電容得到分數階磁控憶阻器，數學表達式為

圖1 磁控憶阻器示意圖

其中x1、x2和f（x1，x2）分別是憶阻器的輸入、內部狀態變量和輸出。g1和g2是分別是乘法器M1和M2的放大倍數。令R0=8.2kΩ，R1=750Ω，R2=1.5kΩ，R3=R4=750Ω，g1=0.1，g2=1.3。分數階磁控憶阻器的等效參數為α=0.6667ms和β=0.0087S/Wb，其中。 當 驅 動 信 號，其中X1=4V，分數階憶阻器電流-電壓曲線如圖2所示。從圖2（a）中可以看出，隨著分數階階數的增加，磁滯回線的面積變大。圖2（b）表示隨著頻率的增加，磁滯回線的面積減少。

圖2 磁控憶阻器磁滯回線圖

將上述分數階憶阻器模型應用到混沌電路中，電路結構如圖3所示［15］。τ是時滯參數，電路的數學表達式見式（2），其中

圖3 分數階時滯憶阻混沌電路

3 穩定性分析

4 仿真實驗

數值仿真使用了改進的Adams-Bashforth-Moulton預估校正算法［16］來求解分數階時滯微分方程。仿真軟件為Matlab。設定系統參數q=0.9，l=2.5，b=-2，τ=1，使得參數a在［1.35，2］區間變化，見圖4。從分岔圖可以很明顯地看出系統（2）的軌道從周期狀態開始，然后當經過閾值時，出現Hopf分叉，最后隨著a的增加變為混沌狀態。各狀態的相位圖和時域圖如圖3所示。當a=1.62時，相位圖與時域圖如圖5（a）和（d）所示，系統表現出一個穩定的極限環。當a=1.68時，系統進入混沌狀態，如圖5（b）和（e）所示。當a=1.73時，系統展現出雙渦旋的混沌吸引子，如圖5（c）和（f）所示。

圖4 分岔圖

圖5 相位圖與時域圖

為了驗證理論分析和數值仿真的正確性，Multisim進行電路仿真。其中時滯電路采用APF（全通濾 波 器）［17～19］來 設計見圖 6（b）。 分數階階數q=0.9，圖6（a）中分數階電容的電阻和電容數值分別 為R1=62.84MΩ，R2=0.25MΩ，R3=0.0025MΩ和C1=1.232μF，C2=1.835μF，C3=1.10μF 。運 算放大器和乘法器采用AD711KN和AD633JN，提供±15的電壓和R=11.24kΩ，整體電路圖如圖6（c）所示。

圖6 電路結構圖

電路仿真結果圖如圖7所示。仿真結果與圖5吻合，驗證了理論分析和數值仿真的正確性。

圖7 Multisim電路仿真結果圖

5 結語

在本文中，我們提出了一個分數階憶阻器和基于此憶阻器的分數階時滯憶阻混沌電路。通過理論分析和Matlab數值仿真，詳細研究了此混沌電路的穩定性和一些動力學性質，包括平衡點、穩定性、分岔、相位圖等。電路的動力學行為表現出極限環、單渦旋混沌吸引子和雙渦旋混沌吸引子。此外，我們使用Multisim搭建了電路仿真，電路仿真與數值仿真結果完全一致。