低調諧增益變化的10 GHz電感電容式壓控振蕩器設計*

齊曉斐，于 杰，孫旭濤，高銘陽，張志勇，趙 武

(西北大學 信息科學與技術學院， 陜西 西安 710127)

射頻芯片是無線通信與雷達系統的核心，壓控振蕩器(Voltage Controlled Oscillator, VCO)是射頻電路的關鍵模塊[1]，作為鎖相環(Phase Locked Loop, PLL)的核心電路，為整個無線收發系統提供本振信號，其各項性能指標直接影響鎖相環及其關聯模塊的工作性能[2]。

調諧增益(KVCO)決定了VCO的頻率調諧范圍，同時影響PLL環路噪聲和環路穩定性。為了滿足壓控振蕩器足夠寬的頻率覆蓋范圍，傳統的降低調諧增益的方法是采用開關電容陣列，選擇合適的開關位數來保持較低的調諧增益，以方便設計環路濾波器。但是當頻率范圍較寬時，即使開關電容陣列位數較高，調諧增益仍會發生明顯的波動，對PLL控制環路穩定性的計算造成一定誤差[3]。因此，獲得更低的調諧增益來確保較低的相位噪聲并滿足鎖相環環路濾波器設計的需求是VCO設計關注的重點。例如，文獻[4]采用開關電容陣列獲得多個子頻帶，滿足頻率覆蓋范圍的同時，降低壓控振蕩器調諧增益，減小相位噪聲；文獻[5]綜合使用可變電容陣列和固定電容陣列，獲得較小的壓控增益變化；文獻[6]選用合適位數的開關電容陣列，同時滿足低調諧增益和寬調諧范圍的要求；文獻[7]使用開關電容陣列，加大可變電容和濾波電容獲得優化后的頻率調諧范圍與相位噪聲。

針對低調諧增益變化的研究包括文獻[8-9]，相較本設計，應用的射頻頻段較低；其他低功耗、低相位噪聲、高效率VCO的研究如文獻[10-11]，其調諧增益變化明顯過大。因此，為了更好地降低VCO的調諧增益以及調諧增益的變化量(ΔKVCO), 本文基于0.18 μm工藝設計了一種應用于無線通信系統或雷達系統的低調諧增益變化的10 GHz 電感電容式壓控振蕩器(Inductance Capacitance-Voltage Controlled Oscillator, LC-VCO)。該壓控振蕩器采用電流偏置型負阻結構，負阻元件由交叉耦合金屬氧化物半導體(Metal Oxide Semiconductor, MOS)管實現，帶隙基準源電路產生的電流經過MOS管構成的電流鏡結構為壓控振蕩器提供偏置電流，使其工作在電流受限區。電阻和MOS管選擇相應數值構成低通濾波器，濾除源自基準源的高頻噪聲。VCO的諧振腔由分布式偏置可變電容陣列、開關電容陣列、開關可變電容陣列構成的總等效電容和電感組成。該壓控振蕩器的核心電路包括分布式偏置可變電容陣列和開關電容陣列，擴展電容-電壓(Capacitance-Voltage, C-V)曲線覆蓋范圍，從而在整個調諧電壓范圍內有效降低調諧增益。三位開關電容陣列將整個可調頻率范圍分為8個子頻帶，子頻帶內頻率的調諧范圍通過控制可變電容實現，同時引入開關可變電容陣列，總的可變電容值逐位可調，以補償不同子頻帶間總電容變化的不一致性，從而達到有效抑制LC-VCO調諧增益變化率的目的。

1 電路分析與設計

1.1 調諧增益的變化及其影響

壓控振蕩器調諧增益的變化對鎖相環的性能及環路濾波器的設計有重要影響。較低的調諧增益能夠降低環路濾波器的設計難度，減少鎖相環對環路噪聲的響應程度。而VCO及其鎖相環系統在整個頻率范圍內的相位噪聲和穩定性很大程度上取決于調諧增益的變化量[12-13]。以電荷泵鎖相環為例，PLL各理想模塊中，參考信號(REFerence, REF)、VCO和分頻器(DIVider, DIV)的相位噪聲功率譜密度等效為Sφ_REF、Sφ_VCO和Sφ_DIV，鑒頻鑒相器(Phase Frequency Detector, PFD)和電荷泵(Charge Pump, CP)的電流噪聲功率譜密度等效為SIpc，環路濾波器的電壓噪聲功率譜密度為SVtune，如圖1所示。

圖1 電荷泵鎖相環線性相位噪聲模型Fig.1 Linear phase noise model of charge pump phase-locked loop

可得到環路開環時鎖相環輸入和輸出端的相位噪聲功率譜密度為

(1)

(2)

由式(2)可知，調諧增益直接影響PLL環路相位噪聲功率譜密度，進而影響環路噪聲傳遞函數，因此鎖相環設計時，為了實現較低的相位噪聲，需要壓控振蕩器具有變化率小的低調諧增益。

LC-VCO的輸出頻率[14]可表示為

(3)

式中：L為諧振電感；C為諧振總電容，其調諧增益KVCO可表示[14]為

(4)

其中，CVAR為接入諧振回路的可變電容，Vtune為調諧電壓。由式(4)可知，主要由兩個因素導致調諧增益變化：某一子頻帶不同調諧區域上調諧增益的變化來自其可變電容工藝模型的非線性因素；不同子頻帶間調諧增益的變化來自開關電容位數變化帶來諧振總電容C變化的不一致性因素。因此可以從這兩點入手對電路結構進行優化設計。

1.2 具體電路設計

本文設計的電感電容式壓控振蕩器采用電流偏置型負阻結構，如圖2所示。負阻元件由交叉耦合MOS管Mn1和Mn2實現，帶隙基準源電路產生的電流經過Mn3和Mn4管構成的電流鏡結構為壓控振蕩器提供偏置電流，使其工作在電流受限區。R0和Mn5選擇相應數值構成低通濾波器濾除源自基準源的高頻噪聲。VCO的諧振腔由分布式偏置可變電容陣列、開關電容陣列、開關可變電容陣列及電感組成。

(a) 電路總體框圖(a) Circuit block diagram

(b) 分布式偏置可變電容陣列(b) Distributed bias varactor array

(c) 開關電容陣列(c) Switched capacitor array

(d) 開關可變電容陣列(d) Switched varactor array圖2 LC-VCO電路結構Fig.2 Structure of the LC-VCO

1.2.1 分布式偏置可變電容陣列設計

如圖3所示，可變電容由單個參考電壓偏置，其C-V曲線線性區較窄，其余部分相對平坦[15]。采用圖2(b)所示的分布式偏置可變電容陣列結構，基于圖3中C-V曲線線性區的偏置電壓范圍，分別調節Vbias1、Vbias2、Vbias3，可以使線性區不同分布的三條曲線C1、C2和C3(中間段)疊加形成圖中上方的Ctot曲線，達到拓展C-V曲線線性區的目的，如圖4所示。從而在整個調諧電壓范圍內，能夠有效降低調諧增益。若定義

(5)

圖3 單參考電壓偏置電容C-V曲線Fig.3 Single reference voltage bias capacitor C-V curve

表示可變電容對調諧電壓的敏感度，C1、C2、C3和Ctot曲線對調諧電壓求導曲線分別為圖中下方的K1、K2、K3和Ktot，從圖4可以看出，調諧范圍拓展至0.3～1.6 V，在該電壓范圍內變化時，Ktot基本波動不大，等效為常數。

圖4 可變電容結構C-V特性仿真曲線Fig.4 Simulation characteristic of the varactor

1.2.2 開關電容陣列設計

本文采用的開關電容陣列示意圖見圖2(c)，由N型開關管Mn6和固定電容C1、C2串聯組成。電阻R1用于提供直流參考電位。在開關全部導通時，VCO工作在低頻段；在開關全部斷開時工作于高頻段。三位開關電容陣列SCA<2:0>(000～111作為選頻碼)將整個可調頻率范圍分為8個子頻帶(000為頻率最高的子頻帶，111為頻率最低的子頻帶)，子頻帶內頻率的調諧范圍是通過控制可變電容來實現。開關管Mn6導通時可簡單等效一個阻值為Ron的電阻[16]，其值為

(6)

式中：μn、Cox、W和L分別是遷移率、單位面積柵氧化層電容、柵寬和柵長；VGS和VTH分別為柵源電壓和閾值電壓。當開關管處于關斷狀態時可等效為一個電容，等效電容值與開關管的尺寸有關。開關管尺寸太小則會增大導通電阻，降低諧振回路的品質因數，尺寸太大會增加寄生電容，降低調諧效果。

隨著開關電容的引入，相鄰的子頻帶必須保證足夠的交疊，以確保整個頻率范圍連續可調。

1.2.3 開關可變電容陣列設計

由式(4)可推導出，調諧增益變化量ΔKVCO與振蕩頻率變化量Δf之間的表達式為

(7)

其中

(8)

(9)

ΔKVCO=BΔA

(10)

由式(10)可知,影響調諧增益變化的主要原因是ΔA中C的變化，不同調諧曲線隨著開關電容的引入，諧振總電容C發生變化，引起調諧增益的變化。

加入開關可變電容陣列后，式(7)中B不再是一個定值，A中的電容隨振蕩頻率增大ΔC時，A減小，而B中的ΔCVAR/ΔVtune會隨振蕩頻率增大，即通過B隨著振蕩頻率的變化抵消A的變化，有效抑制增益變化率。圖5、圖6分別是未加入開關可變電容陣列和加入開關可變電容陣列的前仿真結果。調諧增益變化率測量值可定義為

(11)

圖5 未加入開關可變電容陣列的頻率調諧曲線Fig.5 Frequency tuning curve without switched varactor array

圖6 加入開關可變電容陣列的頻率調諧曲線Fig.6 Frequency tuning curves with switched varactor arrays

通過式(11)計算，加入開關可變電容陣列后，調諧增益的變化率降低了12%。

本文采用的新型開關可變電容陣列[17]由固定電容、積累型可變電容、MOS開關管和電阻組成，如圖2(d)所示。Mp2和Mn7構成傳輸門，由SVA<2:0>提供開關可變電容陣列的控制信號。

當控制信號SVA<1>為低電平時，Mp1導通，傳輸門Mp2和Mn7截止，調諧電壓被隔斷，可變電容固定在最小值，此時的電容Q值為

Q=RPCω

(12)

此時

(13)

其中：Ron1為控制開關Mp1的導通電阻；當SVA<1>為高電平時，Mp1截止，傳輸門Mp2和Mn7導通，調諧電壓Vtune能夠傳遞以控制可變電容，此時兩個開關可變電容接入電路。

(14)

開關可變電容的Q值為

(15)

其中

(16)

Ron2為傳輸門Mp2和Mn7并聯的導通電阻。故由式(15)可知，開關可變電容的Q值與傳輸門Mp2和Mn7的導通電阻Ron2成反比，而Ron2與傳輸門Mp2和Mn7的寬長比成正比，即開關可變電容的Q值與傳輸門Mp2和Mn7的寬長比成反比，但當傳輸門截止時，Mp2和Mn7的漏極寄生電容會隨寬長比變大而變大，進而影響整個諧振回路的Q值，Mp1同理。

因此，適當選取Mp1、Mp2、Mn7尺寸以保持此部分開關可變電容較高的Q值而不影響諧振腔的Q值。

2 版圖設計和后仿真結果

本文設計的VCO采用0.18 μm COMS工藝，核心電路版圖如圖7所示。版圖采用完全對稱的形式，保證VCO優異的匹配性。為了減小寄生效應，電感兩端的引線采用與襯底寄生電容最小的頂層金屬，減小走線長度以提高整個諧振回路的Q值。

圖7 LC-VCO核心電路版圖Fig.7 Layout of the LC-VCO core

后仿真結果如下：工作電壓1.8 V，控制電壓為0.3～1.6 V，當加入開關可變電容時，調諧曲線相鄰子帶之間交疊達50%，輸出頻率變化為9.13～11.15 GHz，其VCO調諧曲線如圖8所示。由式(11)得出該壓控振蕩器加入開關可變電容陣列后，調諧增益變化率為21.5%，1 MHz時相位噪聲為-105 dBc/Hz，如圖9所示。

圖8 頻率調諧曲線Fig.8 Frequency tuning curve

圖9 相位噪聲特性曲線Fig.9 Phase noise characteristic curve

VCO后仿真的瞬態輸出波形見圖10，其中DEC為調諧曲線的選頻碼，用來設置SCA<2:0>和SVA<2:0>，VT為調諧電壓。從圖10中可知，DEC=111，VT=0.2 V為最低輸出頻率；DEC=4，VT=0.8 V為中心頻率；DEC=0，VT=1.6 V為最高頻率。

圖10 瞬態輸出波形Fig.10 Transient output waveform

后仿真結果頻帶間變化量的不一致性在于寄生參數的非線性影響，需要根據流片后模塊的實測結果，針對性地優化版圖以降低影響，或者對開關及相應的陣列進行微調來抵消實測得到的非線性影響。

VCO設計的性能參數有中心頻率、調諧范圍、相位噪聲及功耗等，品質因數(Figure Of Merit, FOM)是衡量此設計整體性能的綜合指標，其定義為：

(17)

式中，f0為諧振頻率，LΔf為在頻偏Δf處的相位噪聲，PDC是直流功耗，參考功率P的值為1 mW。

表1列出了本文設計的LC-VCO與相同工藝下(CMOS 0.18 μm)其他文獻所設計LC-VCO的性能比較。可以看出本文設計的VCO在調諧增益變化方面表現最為突出，振蕩頻率和調諧范圍相比其他參考文獻也具有一定的優勢。VCO的折中設計基于合理的FOM值來權衡各項性能的指標要求。本設計FOM為176 dBc/Hz，相近或優于其他文獻[18-22]的該項指標，實現了頻率調諧范圍、功耗、相噪和調諧增益變化率之間的折中設計。

表1 幾種0.18 μm工藝下LC-VCO的性能參數比較Tab.1 Performance comparison of LC-VCOs on 0.18 μm

3 結論

本文在0.18 μm工藝下設計實現了低變化調諧增益LC-VCO。設計采用分布式偏置可變電容陣列和開關電容陣列，有效降低調諧增益，并引入新型開關可變電容陣列，能夠在保持功耗相對較低的情況下有效抑制調諧增益的變化率。仿真結果表明，輸出頻率覆蓋范圍為9.13～11.15 GHz，在整個工作頻帶內相對最大調諧增益變化率為21.5%，在壓控振蕩器中心頻率為10 GHz時，相位噪聲為-105 dBc/Hz@1 MHz。在1.8 V工作電壓下，功耗為9 mW。