基于高軌衛星的GNSS接收機優化設計與實現*

田曉彬 高偉 王慧聰 丁勇

航天恒星科技有限公司 北京 100095

高軌GNSS接收機在經過十余年發展，已經成為高軌航天器的標準配置。在GEO軌道、IGSO軌道、HEO軌道等多種軌道環境中應用。根據空間幾何關系[1]，GNSS接收機在運行軌道中只能接收導航衛星部分主瓣信號和旁瓣信號[2]。考慮到空間環境的復雜性，GNSS接收機長壽命、高可靠以及小型化的設計需求已日趨強烈。

本文針對當前GNSS接收機存在的2個問題，主要涉及射頻前端小型化通用化設計，基帶處理器最小系統相關設計。

1 GNSS接收機應用現狀分析

1.1 射頻前端設計現狀

GNSS接收機射頻前端主要完成導航信號的選頻、放大、下變頻及模數裝換功能。目前大多數設計均采用分離器件搭建而成即濾波器、放大器、混頻器、本振信號發生器及模數轉換器組成。但采用此中設計面臨以下幾點困難[1]：①混頻器、模數轉換器體積過大，在處理多個頻點時需要多塊板卡協同完成；②分立器件功耗過高，造成整機功耗較大，導致單機動輒40～50W為整星帶來較大的壓力；③本振信號發生器及模數轉換器無高性能國產器件，導致受制于人現狀，嚴重影響科研生產進度。

1.2 基帶處理器最小系統設計現狀

基帶處理器最小系統主要由時鐘、存儲器以及其他外圍電路組成。在無其他外設電路的支持下，處理器最小系統可以獨立運行軟件實現核心算法的功能。存儲器是處理器最小系統的關鍵組成部分，主要由PROM和SRAM組成，其中PROM存儲器用于存儲基帶處理的源代碼，SRAM存儲器用于提供程序運行的空間。由于PROM存儲器良好的空間環境適應性——單粒子翻轉效應免疫，因此目前大部分飛行器使用的程序存儲器均為PROM存儲器。但PROM存儲器面臨以下幾點問題[2]：①PROM存儲器單片容量有限，隨著基帶處理算法愈發的復雜，單片已無法滿足使用要求，但使用多片PROM會增加單機體積和功耗，不符合小型化設計理念；②PROM存儲器只能進行一次編程不利于軟件升級及在軌維護。SRAM存儲器也是最小系統不可或缺的一部分。目前選用的SRAM也存在以下問題：不具備多比特翻轉糾錯功能，目前大部分SRAM均具備單比特EDAC功能，在空間發生單比特翻轉后最終累計引發多比特翻轉后無法恢復，可能會引起系統功能中斷。

2 射頻前端優化設計

針對目前射頻前端存在的問題，對整個射頻前端進行優化設計，將射頻前端整體進行小型化、低功耗的優化設計。整個射頻前端混頻器與放大器是整個射頻前端的核心，針對此環節進優化設計。本文采用國產射頻芯片代替原射頻前端的放大器、混頻器、本振發生器以及模數轉換器。

射頻芯片可同時處理兩路射頻信號輸入，通過在線配置可更改本振信號中心頻率來處理不同的導航信號頻點。在射頻芯片內部進行兩次下變頻操作大大降低了模數轉換的難度。并集成模數轉換器可直接輸出數字中頻信號，用于導航信號的解算定位。

3 基帶處理器最小系統設計優化

針對所述問題，對基帶處理器最小系統所使用存儲器進行優化設計。考慮到GNSS接收機功能日益增加，算法復雜度成倍增長，對存儲器容量要求也越來越高，所以本文選用NOR FLASH來進行程序存儲。NOR FLASH空間環境敏感度要高于PROM，故使用NOR FLASH需要進行三備份儲存。鑒于PROM自身對單粒子效應不敏感的特點，可以將啟動程序存儲于PROM中，由啟動程序一般都簡單故選用64Kbit的PROM存儲器即可滿足系統需求[3]。GNSS接收機所選用的基帶處理芯片型號都相同，啟動程序可以設計為相同的配置項，整機研制過程中直接落焊即可。使用反熔絲型FPGA進行應用程序的三取二工作，可保證NOR FLASH中應用程序的加載的正確性。NOR FLASH選用3D-PLUS公司生產的疊片封裝芯片，該芯片用四個基片組成，其中三個基片用于應用程序的存儲，剩余一個基片用于程序上注的存儲，可實現在軌編程的需求。

圖1 SRAM監控處理流程圖

SRAM存儲器是基帶處理器中程序運行的重要載體，為了解決SRAM由單粒子效應帶來的單比特翻轉累計導致的多比特翻轉，GNSS接收機采用后臺實時刷新監控的措施來進行防護。在軟件運行空閑時段，讀取NOR FLASH中代碼進行比對分析，在發現不一致的情況下進行刷新替代。具體實現流程如圖1所示。

4 實現驗證

4.1 優化設計的實現

針對本文提出的兩個設計優化的方法，對當前某型號高軌GNSS接收機進行了優化設計與驗證。

將射頻前端分立器件替換為集成度較高的射頻芯片后，整機原有的三塊單板集成為一塊單板。經過優化后整機重量優化33.33%。

將原有PROM替換為NOR FLASH增加反熔絲型FPGA監控，并增加SRAM監控措施，有效提升了整機高軌環境下的可靠性。經過優化后整機重量優化5%。

4.2 測試驗證

針對射頻前端的優化設計，主要從GNSS接收機多模式工作及定位定軌精度指標進行考核，具體測試結果如下：

（1）GPS捕獲解算驗證正確；

（2）BD捕獲解算驗證正確；

（3）GLONASS捕獲解算驗證正確；

（4）定位定軌精度優于50m（三軸1σ）。

針對基帶處理最小系統設計優化進行驗證，主要從軟件加載、在線編程、軟件在軌上注、模擬單粒子打翻情況進行考核，具體測試結果如下：

（1）軟件加載驗證正確；

（2）軟件加載時長優于5S；

（3）在線編程算驗證正確；

（4）軟件在軌上注驗證正確；

（5）模擬單粒子多比特打翻恢復驗證正確。

5 結束語

本文對目前高軌GNSS接收機研制現狀進行分析，指出目前設計的薄弱環節，并針對薄弱環節進行優化設計。

射頻前端的通過調研并選用符合設計要求的射頻芯片，有效提高了整機設計的集成度，降低了整機的重量，為小型化設計提供了必要的條件。

基帶最小系統的優化設計，引入了非易失存儲器進行程序存儲、反熔絲FPGA進行監控以及對SRAM單粒子效應引起的多比特翻轉的監控，有效提高了高軌GNSS接收機的在軌適應性與可靠性。